KR940010512A - 모놀리식 집적 패드 구동기의 출력 전류를 설정하는 방법 - Google Patents

모놀리식 집적 패드 구동기의 출력 전류를 설정하는 방법 Download PDF

Info

Publication number
KR940010512A
KR940010512A KR1019930020563A KR930020563A KR940010512A KR 940010512 A KR940010512 A KR 940010512A KR 1019930020563 A KR1019930020563 A KR 1019930020563A KR 930020563 A KR930020563 A KR 930020563A KR 940010512 A KR940010512 A KR 940010512A
Authority
KR
South Korea
Prior art keywords
transistor
output
control
current source
current
Prior art date
Application number
KR1019930020563A
Other languages
English (en)
Inventor
기벨 부르크하르트
Original Assignee
볼프강 자우어
도이취 아이티티 인더스트리스 게젤샤프트 미트 베쉬랭크터 하프퉁
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 볼프강 자우어, 도이취 아이티티 인더스트리스 게젤샤프트 미트 베쉬랭크터 하프퉁 filed Critical 볼프강 자우어
Publication of KR940010512A publication Critical patent/KR940010512A/ko

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01Shaping pulses
    • H03K5/02Shaping pulses by amplifying
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16Modifications for eliminating interference voltages or currents
    • H03K17/161Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/165Modifications for eliminating interference voltages or currents in field-effect transistor switches by feedback from the output circuit to the control circuit
    • H03K17/166Soft switching
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003Modifications for increasing the reliability for protection
    • H03K19/00346Modifications for eliminating interference or parasitic voltages or currents
    • H03K19/00361Modifications for eliminating interference or parasitic voltages or currents in field effect transistor circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Nonlinear Science (AREA)
  • Electronic Switches (AREA)
  • Logic Circuits (AREA)

Abstract

적어도 하나의 패드 구동기(D;D1, D2, Dn)의 출력 전류(i1)를 설정하는 개선된 방법은 공급선상의 전압 강하로 인한 간섭을 감소시키는 것이다. 특히, 높은 부하 커패시터(c)의 급속한 충전/방전으로 인한 펄스형 전류 피크가 방지된다.
이를 위해서, 각 출력 트랜지스터(t1;t1')는 출력 전압(u1)의 제1범위(b1)에서는 전류 제어 소자로서 동작하고 제2범위(b2)에서는 전압 제어소자로서 동작한다.

Description

모놀리식 집적 패드 구동기의 출력 전류를 설정하는 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제5도는 개선된 출력전류 설정 방법을 갖는 실시예를 개략적으로 도시한 회로도.

Claims (11)

  1. 출력 트랜지스터(t1;t1')을 출력 전압(u1)의 제1범위(b1;b1')에서는 전류 제어 소자로서 동작시키고 제2범위(b2;b2')에서는 전압 제어소자로서 동작시키는 회로수단(q,t3, m dt)을 갖는 패드구동기(D;D1,D2,Dn)의 출력 전류를 설정하는 방법에 있어서, 상기 회로 수단의 입력단은 상기 출력 전압(u1)이 취해질 수 있는 접속점(k)에 접속되고; 상기 회로 수단의 출력단은 상기 출력 트랜지스터(t1 : t1')의 제어 전극에 접속되며; 상기 회로수단은 상기 출력 전압(u1)에 의해 제어되는 전자 스위치 구성(t3,dt : t3', dt')을 통해 상기 출력 트랜지스터(t1 : t1')의 제어 전극에 접속되는 적어도 하나의 전류원(q)을 포함하는 것을 특징으로 하는 방법.
  2. 제1항에 있어서, 상기 제1범위(b1;b1')에서, 제어 입력단(e1;e1')에 접속되는 상기 출력 트랜지스터(t1 : t1')의 제어 전극은 전류원(q;q')으로부터 그 입력이 공급되고 상기 출력 트랜지스터(t1 : t1')에 의해 그 출력이 형성되는 전류미러(m)에 의해 구동되고; 상기 제2범위(b2;b2')에서, 상기 제어 입력단(e1;e1')에 직접 접속되는 상기 출력 트랜지스터(t1 : t1')의 제어 전극과, 전류 미러의 입력단은 상기 제어 입력단(e1;e1')에 대해 디세이블되는 것을 특징으로 하는 방법.
  3. 제1항 또는 제2항에 있어서, 상기 출력 트랜지스터(t1 : t1')의 전류 제어 방식에서 전압 제어 방식으로의 전환은, 상기 전류 미러(m)의 입력 전류 경로가 상기 전자 스위치구성(t3,dt;t3',dt')과 상기 출력 전압(u1)에 의존하는 피드백 신호(f)에 의해 상기 제어 입력단(e1;e1')으로부터 분리되고; 상기 출력 트랜지스터(t1 : t1')의 제어 전극이 상기 제어 입력단(e1;e1')에 접속되며; 상기 제1 및 제2범위(b1,b2;b1',b2')는 상기 전자 스위치구성(t3,dt;t3'dt')의 스위칭 쓰레스홀드(u2;u2')에 의해 설정되는 것을 포함하는 것을 특징으로 하는 방법.
  4. 제3항에 있어서, 상기 피드백 신호(f)는 상기 출력 전압(u1)의 펄스 전이 시간보다 짧은 지연(△T)을 제공하는 지연단(dt;dt')에 의해 상기 출력 전압(u1)에 대해 지연되는 것을 특징으로 하는 방법.
  5. 제4항에 있어서, 상기 전자 스위치 구성(t3,dt;t3',dt')은, 제2트랜지스터(t2 : t2')에 의해 형성되는 상기 전류 미러(m)의 전류 입력단이 스위칭 트랜지스터(제3트랜지스터)(t3;t3')를 통해 제어 입력단(e1;e1')에 접속되고; 상기 제3트랜지스터(t3 : t3')의 제어 전극에는 상기 지연단(dt;dt')으로부터의 출력이 제공되고; 상기 전류 미러(m)의 공통 제어선이 상기 제어 입력단(e1;e1')에 접속되는 것을 포함하는 것을 특징으로 하는 방법.
  6. 제3항에 있어서, 상기 전류원(q;q')은 적어도 하나의 포화된 전계 효과 트랜지스터 또는 MOS트랜지스터(t4;t4')를 포함하는 것을 특징으로 하는 방법.
  7. 제2항, 제4항 또는 제5항에 있어서, 상기 전류원(q;q')은 적어도 하나의 포화된 전계 효과 트랜지스터 또는 MOS트랜지스터(t4;t4')을 포함하는 것을 특징으로 하는 방법.
  8. 제3항에 있어서. 상기 전류원(q;q')은 제어 전극에 보조 전류원(H)으로 부터의 전류원 제어전압이 공급되는 적어도 하나의 트랜지스터(제6트랜지스터) (t6;t6')를 포함하는 것을 특징으로 하는 방법.
  9. 제4항 또는 제5항에 있어서, 상기 전류원(q;q')은 제어 전극에 보조 전류원(H)으로 부터의 전류원 제어전압이 공급되는 적어도 하나의 트랜지스터(제6트랜지스터)(t6;t6')를 포함하는 것을 특징으로 하는 방법.
  10. 제7항에 있어서, 상기 보조 전류원(H)은 제어되는 전류원(ur,R;PLL)에 의해 상기 전류원 제어 전압(ui;ui')의 레벨을 결정하는 것을 특징으로 하는 방법.
  11. 제8항에 있어서, 상기 제어되는 전류원은 위상 고정 루프(PLL)에 의해 형성되고; 상기 PLL에 대한 동작변수는 패드-구동기-시뮬레이팅 네트웍(N)에서의 시뮬레이트된 부하 커패시터(cn)의 충전/방전 주기이며; 상기 PLL에 대한 기준 변수는 표준 클록 신호(tg, CL)가 제공되는 클록 지연단(tv)의 지연이고; 상기 충전/방전 주기와 세트 포인트와의 편차는 위상 검출기(PD)에 의해 결정되며; 상기 위상 검출기(PD)의 신호 입력단에는 상기 클록 지연단(tv) 및 상기 패드-구동기-시뮬레이팅 네트웍(N)의 출력이 제공되는 것을 특징으로 하는 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930020563A 1992-10-08 1993-10-06 모놀리식 집적 패드 구동기의 출력 전류를 설정하는 방법 KR940010512A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE4233850A DE4233850C1 (de) 1992-10-08 1992-10-08 Schaltungsanordnung zur Stromeinstellung eines monolithisch integrierten Padtreibers
DEP4233850.6 1992-10-08

Publications (1)

Publication Number Publication Date
KR940010512A true KR940010512A (ko) 1994-05-26

Family

ID=6469932

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930020563A KR940010512A (ko) 1992-10-08 1993-10-06 모놀리식 집적 패드 구동기의 출력 전류를 설정하는 방법

Country Status (5)

Country Link
US (1) US5451861A (ko)
EP (1) EP0591750B1 (ko)
JP (1) JPH0799430A (ko)
KR (1) KR940010512A (ko)
DE (1) DE4233850C1 (ko)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4329866C1 (de) * 1993-09-03 1994-09-15 Siemens Ag Stromspiegel
DE4441523C1 (de) 1994-11-22 1996-05-15 Itt Ind Gmbh Deutsche Digitale Treiberschaltung für eine integrierte Schaltung
US5598119A (en) * 1995-04-05 1997-01-28 Hewlett-Packard Company Method and apparatus for a load adaptive pad driver
US5656960A (en) * 1995-05-30 1997-08-12 National Semiconductor Corporation Controlled slope output buffer
US5637992A (en) * 1995-05-31 1997-06-10 Sgs-Thomson Microelectronics, Inc. Voltage regulator with load pole stabilization
JP3369807B2 (ja) 1995-08-30 2003-01-20 株式会社東芝 半導体装置
US5808460A (en) * 1997-09-29 1998-09-15 Texas Instruments Incorporated Rapid power enabling circuit
US5898297A (en) * 1997-03-31 1999-04-27 Sun Microsystems, Inc. Differential high speed driver for low voltage operation
US6114895A (en) * 1997-10-29 2000-09-05 Agilent Technologies Integrated circuit assembly having output pads with application specific characteristics and method of operation
FR2771562B1 (fr) * 1997-11-26 2000-02-11 Sgs Thomson Microelectronics Amplificateur de sortie pour plots de circuit integre
EP1097386B1 (en) * 1998-06-15 2007-02-21 International Microcircuits, Inc. Adaptive driver with capacitive load sensing and method of operation
US6094037A (en) * 1998-06-18 2000-07-25 International Business Machines Corporation Feedback apparatus including ultra low valve current source
US6356102B1 (en) 1998-11-13 2002-03-12 Integrated Device Technology, Inc. Integrated circuit output buffers having control circuits therein that utilize output signal feedback to control pull-up and pull-down time intervals
US6242942B1 (en) 1998-11-13 2001-06-05 Integrated Device Technology, Inc. Integrated circuit output buffers having feedback switches therein for reducing simultaneous switching noise and improving impedance matching characteristics
US6091260A (en) * 1998-11-13 2000-07-18 Integrated Device Technology, Inc. Integrated circuit output buffers having low propagation delay and improved noise characteristics
JP3216126B2 (ja) * 1999-01-29 2001-10-09 日本電気株式会社 過渡電流生成方法、過渡電流生成回路、半導体集積回路及び論理回路
FR2789820B1 (fr) * 1999-02-11 2002-10-31 Valeo Electronique Perfectionnement a la commande des circuits de commutation
US6271699B1 (en) 1999-04-02 2001-08-07 Motorola, Inc. Driver circuit and method for controlling transition time of a signal
DE10002850C2 (de) * 2000-01-24 2002-02-14 Infineon Technologies Ag Schaltung zur Umsetzung eines Paars aus differenziellen Signalen in ein Eintaktsignal
DE10128757B4 (de) 2001-06-13 2005-03-03 Infineon Technologies Ag Verfahren und Schaltungsanordnung zum Regeln der Betriebsspannung einer Digitalschaltung
KR100442862B1 (ko) * 2001-06-26 2004-08-02 삼성전자주식회사 디지털적으로 제어되는 적응형 드라이버 및 신호 구동 방법
EP1372265A1 (en) * 2002-06-10 2003-12-17 STMicroelectronics S.r.l. Digital system with an output buffer with a switching current settable to load-independent constant values
JP4364688B2 (ja) * 2004-03-19 2009-11-18 株式会社日立製作所 信号伝送回路

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4527081A (en) * 1983-02-11 1985-07-02 The United States Of America As Represented By The Scretary Of The Army Overshoot predriven semi-asynchronous driver
US4612466A (en) * 1984-08-31 1986-09-16 Rca Corporation High-speed output driver
JPH0720060B2 (ja) * 1985-08-14 1995-03-06 株式会社東芝 出力回路装置
US4829199A (en) * 1987-07-13 1989-05-09 Ncr Corporation Driver circuit providing load and time adaptive current
JP2796103B2 (ja) * 1987-10-14 1998-09-10 エルエスアイ ロジック コーポレーション 2モードドライバ回路
EP0363505A1 (de) * 1988-10-11 1990-04-18 International Business Machines Corporation Verfahren und Schaltungsanordnung zum Erhöhen der Ausgangsimpedanz auf einen Vorgegebenen Wert beim Schalten eines in CMOS-Technologie aufgeführten integrierten Leistungsverstärkers
US5079439A (en) * 1989-06-30 1992-01-07 Standard Microsystems Corporation Noise rejecting TTL to CMOS input buffer
KR930003001B1 (ko) * 1990-07-19 1993-04-16 삼성전자 주식회사 저잡음 cmos 드라이버
US5319252A (en) * 1992-11-05 1994-06-07 Xilinx, Inc. Load programmable output buffer

Also Published As

Publication number Publication date
US5451861A (en) 1995-09-19
DE4233850C1 (de) 1994-06-23
EP0591750B1 (de) 1997-08-06
EP0591750A3 (de) 1994-11-23
JPH0799430A (ja) 1995-04-11
EP0591750A2 (de) 1994-04-13

Similar Documents

Publication Publication Date Title
KR940010512A (ko) 모놀리식 집적 패드 구동기의 출력 전류를 설정하는 방법
US20040027182A1 (en) Duty-cycle correction circuit
KR910007284A (ko) 디지탈 제어 pll회로
US6930520B2 (en) High bandwidth feed-forward oscillator
US5477182A (en) Delay circuit for delaying differential signals includes separately controllable first and second load and clamp circuits for effecting different delay times
JPS62234415A (ja) 高速スイツチングチヤ−ジポンプ
KR20050070110A (ko) 용량성 전하 펌프
US6566925B2 (en) Duty-cycle regulator
US4686489A (en) Triggered voltage controlled oscillator using fast recovery gate
US5543739A (en) Control, reduction and equalization of delays in a driver stage
US5081428A (en) Voltage controlled oscillator having 50% duty cycle clock
US6426614B1 (en) Boot-strapped current switch
KR960701506A (ko) 클릭/팝에 구속받지 않는 바이어스 회로(click/pop free bias circuit)
EP0021566A1 (en) Start/stop oscillator having fixed starting phase
US4885552A (en) Oscillator phase control loop having plural switched current sources
JPH01157612A (ja) 電圧制御発振回路
KR100736056B1 (ko) 제어 발진기 시스템 및 방법
EP1451932B1 (en) Output driver comprising an improved control circuit
US4253071A (en) Phase modulator circuit
JP3426337B2 (ja) 零バイアス電流ローサイドドライバーコントロール回路
US4343219A (en) Delay line oscillator
JP4075164B2 (ja) チャージポンプ
JPH08102643A (ja) 可変遅延回路及びこれを使用したリング発振回路並びにこれを使用したpll回路
WO2002015382A2 (en) Oscillator having reduced sensitivity to supply voltage changes
US3676800A (en) Synchronized self-oscillating switching regulator

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid