KR940009107B1 - 155Mbps 동기식 다중장치의 멀티 프로세서 시스템 및 통신방법 - Google Patents

Abstract

내용 없음.

Description

155Mbps 동기식 다중장치의 멀티 프로세서 시스템 및 통신방법

제1도는 본 발명의 멀티 프로세서 구조도.

제2도는 멀티 프로세서간의 통신을 위한 프로세서간 통신 구조.

제3도는 프로세서간 링크 설정/해제 프로토콜 설정도.

제4도는 링크설정/해제에 관한 상위 프로세서의 동작흐름도.

제5도는 링크설정/해제에 관한 하위 프로세서의 동작흐름도.

제6도는 프로세서간 정보전송 요구 및 응답의 프로토콜 흐름도.

제7도는 ISCC 통신을 위한 SP의 정보 교환 흐름도.

제8도는 ISCC 및 IBCC 통신을 위한 CP의 정보 교환 흐름도.

제9도는 IBCC 통신을 위한 BP의 정보교환 흐름도.

제10도는 ISCC 및 IBCC가 프로토콜 및 타임 아웃의 흐름도.

본 발명은 동기식 전송시스템에 있어서, 종속신호의 원활한 관리제어와 효율적인 시스템 정보처리를 위한 분산제어 구조를 갖는 멀티 프로세서의 구성에 관한 것이다.

본 발명의 목적은 시스템을 구성하는 보드의 신호처리 기능에 따라 독립된 제어기능을 수행하며, 처리된 결과는 프로세서간 통신을 위해 상위 프로세서에 보고하므로써 상위 프로세서가 하위 프로세서의 데이타를 수집하고 하위 프로세서를 집중 보전하는 형태를 갖는 본 발명의 동기식 다중장치는 렉(Rack) 단위로 하나의 시스템이 구성되는데, 한 시스템의 4개(8개)의 155M 운용채널과 1개의 예비 채널로 구성된다. 각각의 운용 채널은 실질적인 동기식 다중장치의 신호처리 기능을 수행하는 보드와, 각각의 신호처리 보드를 제어 관리하고 채널 운용을 관장하는 제어보드로 구성되는데 많은 양의 신호처리 보드와 채널을 효율적으로 제어관리하기 위해 기능적 특성에 따라 별도의 프로세서를 두어서 독립된 제어기능을 수행하도록 한다. 즉, 각 저속신호처리보드(LSMB)마다 보드 프로세서(BP)를 두어 저속부의 신호처리 제어기능을 수행하고, 각 장치마다 채널 프로세서(CP)를 두어 고속부 처리기능과 BP로 부터의 데이터 수집 및 제어관리 기능을 수행한다. 그리고 하나의 최상위 시스템 프로세서(SP)를 두어 시스템 내의 모든 OAM기능, 외부 인터페이스 기능, 그리고 CP로 부터의 데이터 수집 및 제어관리 기능을 수행하도록 하는데 SP에는 2개의 프로세서를 탑재하여 하나의 프로세서는 OAM처리 기능만 담당하고, 다른 하나의 프로세서는 시스템 제어관리 기능을 수행하도록 한다. 다중장치의 저속 다중부의 종속신호가 DS1 전용인 경우 6개의 운용 LSMB와 1개의 예비 LSPB로 구성되며 각 LSMB에는 1개의 BP를 실장하므로서 총 7개의 BP가 존재한다. 또한 장치별로 확보된 하나의 CP는 7개의 BP에 대해 포인트 투 포인트 방식으로 비동기 통신을 수행하고 시스템 내에 존재하는 4개의 CP는 SP에 의해서 포인트 투 포인트 방식으로 연결되어 관장된다. 그리고 종속신호가 DS3으로만 구성될 경우의 다중장치는 한 렉에 8개의 채널을 운용하게 되므로 한 SP가 8개의 CP와 포인트 투 포인트 방식으로 연결되는 구조를 갖는다.

이하 첨부된 도면을 이용하여 본 발명의 실시예를 상세히 설명한다.

제1도는 본 발명의 멀티 프로세서의 구조에 관한 것으로 시스템 프로세서(SPCB)부(1), 채널 프로세서(CPCB)부(2), 보드 프로세서부(3)로 구성된다.

SPCB부(1)는 동기식 시스템내의 최상위 프로세서부로서 CPU의 부하를 줄이기 위해 2개 프로세서(OAM 프로세서/SP 프로세서)로 구분하여 기능을 분담 처리한다. SP 프로세서는 시스템의 총괄적 제어기능을 담당하는 프로세서로써 5개의 STM 종단부 제어관리기능, 4개의 CPCB와의 통신기능, MSPB(Multiplexer Seation Protectiona Board)의 시스템 보호절체 기능, STGB(System Timing Geneation Board) 동기 클럭 제어기능 그리고 MMI(맨머쉰 인터페이스)기능등을 처리한다.

OAM(유지보수)프로세서는 OAM 데이타 처리기능과 ECC프로토콜, 그리고 TMN 접속 프로토콜을 처리하는 기능을 담당한다. 동기식 다중장치에서 발생된 여러가지 OAM 데이타는 SP 프로세서에 의해 수집되어 DPRAM을 통해 OAM 프로세서에 전달되며, OAM 프로세서는 이러한 데이터를 이용하여 ECC 프로토콜 처리를 위한 관리정보로 가공한 후 TMN 인터페이스를 통하여 OS/MD와 메시지를 주고 받는다.

CPCB부(2)는 다중장치에서 운용채널의 모든 경로 데이타를 관장하는 프로세서부로서 고속부 경로 제어관리, BP와의 통신(IBCC)처리, SP와의 통신처리(ISCC) 그리고 LSMB(저속 다중보드), HSMB(고속 다중보드) 보드절체 제어를 담당한다.

보드 프로세서는 8비트 CPU를 탑재한 단일칩 프로세서로서 LSMB내의 서브 보드로 존재하여 동기식 다중장치 저속부의 신호처리 제어기능을 수행하는데, VC12/V C11 제어관리, TUPP 제어관리, CP와의 통신(IBCC) 처리 기능을 담당한다.

제2도는 멀티 프로세서간의 통신을 위한 프로세서간 통신 구조에 관한 것으로 동기식 다중장치는 다중프로세서로 구성되기 때문에 독립적으로 처리된 유지보수 정보는 프로세서간 통신(IPC : Inter-Processor-Communication)을 통해 상호 교환된다. 즉, BP에서 수집된 유지보수 및 성능정보는 일정시간마다 CP에 보고되며 CP에 의해 모든 BP들의 관련 정보가 처리되는데 BP와 CP사이의 통신을 IBCC(Inter-Board-Channel Communication)(4)라 한다. 또 CP는 BP로 부터 수집된 정보를 SP에 최종 보고하며, SP는 CP로 부터 수집된 정보와 STM 종단부로 부터 검출된 모든 정보를 최종적으로 처리 가공하여 OAM 관련 정보를 DPRAM을 통해 OAM 프로세서에 전달한다.

또 SP에 장애가 발생하였을 경우에도 지속적인 서비스를 제공하기 위해 OAM 프로세서가 관리하는 OAM 및 컨피규레이션 정보들을 IPC를 통해 CP에 분산 수용하여 데이터를 이중화하거나 MMI를 통한 컨피규레이션 변경 및 데이터베이스 조회등을 수행하는데 이를 위한 SP와 CP 사이의 통신을 ISCC(Inter-System-Channel Communication)(5)라 한다. 다중장치의 IPC구조는 3계층 구조를 갖고 있으며 SP와 CP는 IPC 통신을 위해서 DUART(Dual-Asynchronous Receiver/Transmitte)의 비동기 포트를 이용하고, BP는 칩 내부의 ASCI 채널을 이용하여 38.4kbps의 전송속도로 RS422 드라이버를 통해 포인트 투 포인트 방식으로 정보를 교환한다. 그러나 정보를 교환할 때 많은 종류의 잡음과 왜곡에 의해서 통신과정에 에러가 발생할 수 있는데, 이때 발생하는 에러를 제어하기 위해서 스톱 앤드 웨이트 ARQ 방식으로 IPC 프로토콜을 구현한다.

이 방식은 수신부의 DUART가 수신한 프레임들 중에서 에러를 갖는 프레임을 검출하여 송신부의 DUART로 하여금 에러가 발생한 프레임을 재 전송하도록 요구하는 방식으로서 송신부는 한개의 프레임을 전송하고난 후 그에 대한 응답을 기다린다. 수신한 프레임에 에러가 없을 경우 수신부는 긍정응답(ACK)을 내 보내어 송신부에 알려주고 에러가 발생한 경우는 부정응답(NAK)을 보내어 송신부에 같은 프레임의 재전송을 요구하는데 송신부의 재 전송 요구에 응답하여 수신부는 3회 까지 재 전송을 수행한다. 그러나 위의 알고리즘 만으로는 모든 돌발적 사고를 극복할 수 없다. 전송된 프레임이 잡음으로 파괴되어 수신되지 않을 경우 수신기는 응답을 보내지 않는다. 또한 응답이 송신측으로 오는 동안 분실되는 경우도 생길 수 있다.

이러한 경우를 고려해서 송신부에 타이머를 두어 한개의 프레임을 전송한 후 송신기는 응답을 기다리다가 규정한 timeout 시간이 경과하는 동안 응답이 오지 않으면 같은 프레임을 재 전송한다. 이와 같은 과정에 의해 3회의 재 전송을 수행한 후에도 에러가 검출되거나 타임아웃이 발생한 경우는 현재의 통신을 중단하기 위해 EOT(End of Termination)를 전송하고 전송을 중단한다. 상위 프로세서의 타임 아웃 시간은 정보의 교환의사의 조회(ENQ), 전송중단/종료(EOT), 데이터 보고요구(REQ), 그리고 데이터 보고(REP)와 같은 명령일 경우는 타이머1(T1)을 구동하고 Statur/Data, Memory 또는 Configure의 보고요구(REQ)에 대한 보고(REP)일 경우는 타이머2(T2)를 구동한다. 그리고 하위 프로세서의 타임아웃 시간은 링크 설정후 REQ의 타임아웃 시간을 제한하기 위해 타이머3(T3)를 구동하고 통신중 REP에 대한 결과 응답(ACK, NAK)을 기다리는 시간을 제한하기 위해 타이머4(T4)를 구동한다.

제3도는 프로세서간 링크설정/해제 프로토콜에 관한 것으로서, 시스템이 구동되면 SP는 CP로 CP는 BP로 각각 링크 설정 요구(ENQ)를 하거나 링크 해제 요구 (EOT)을 한다. 링크 설정/해제를 수신하면 링크 설정 확인(ACK)이나 거부(KAK)를 송신한다.

제4도는 링크 설정/해제에 관한 상위 프로세서의 동작 흐름도로서 상위 프로세서(SP, CP)는 링크 설정/해제요구를 하고 응답을 기다린다(41). 링크 설정/해제 확인 응답(ACK)이 수신되면(42), 링크 설정이나 해제 과정동안 발생했을 수도 있는 “거부 신호나 타임아웃, 확인 에러에 의한 실패 수”를 초기화하고(43) 링크 설정을 끝낸다(44).

그리고 링크 설정부의 운용자로 부터 요구를 기다리거나 CP로 부터 올라오는 정보의 수신을 기다린다(45).

링크 설정이나 해제 요구에 대한 거부 신호가 오거나 수신 정보에 확인 에러가 발생하면(46) 현재 실패한 횟수와 비교하여 3번 이상 연속 실패하면 IPC 통신 실패로 간주하여 가시 경보를 발생하고 실패횟수가 3번 이하이면 재전송을 요구한다(47).

링크 설정이나 해제 요구후 T1 시간동안 아무런 응답이 오지 않으면(48) 타임아웃되어 그동안 연속 타임아웃이 발생한 횟수를 보고 3번이상 타임아웃에 의한 실패일 경우 IPC 실패로 간주하여 가시, 가청 경보를 발생시키고 3번 이하이면 재전송을 요구한다(49).

제5도는 링크 설정 및 해제에 관한 하위프로세서의 동작 흐름도로서 상위 프로세서로 부터 링크설정이나 해제 요구를 수신시(51), 우선 수신한 정보가 정확한지를 알기위해 확인 값을 계산하여 송신측에서 링크 설정시 보낸 확인과 비교하고(52), 같으면 링크설정이나 해제에 대한 확인 신호를 송신한후(53), 상위 프로세서로 부터 다음 명령을 기다리고(55), 확인에러 발생시는 링크 설정이나 해제의 거부 신호(NAK)를 상위프로세서에 전송한후(54), 다음 명령을 기다린다(55).

제6도는 프로세서간(ISCC, IBCC) 정보 전송 요구 및 응답의 프로토콜에 관한 것으로서 SP가 CP에서 관리하는 고속 다중부의 정보전송을 요구하거나 고속 다중부제어를 요구하면(가), CP는 SP의 명령을 수행한후 고속 다중부의 정보를 전송하거나 제어 명령의 응답을 SP에 보고한다(나), 그리고 SP가 저속 다중부의 정보전송이나 제어를 요구하면(다), CP는 이 정보를 BP에 전달하고(라), BP는 이것을 수행한후 그 결과를 CP를 통해 SP에 보고한다(마), 그리고 CP는 BP의 정보를 자체관리하기 위해 저속부의 정보를 BP에게 15분마다 요구(바), 그 결과를 BP로 부터 받아 수집관리하고(사), SP의 요구시 그 정보를 보고해 준다.

또한 고속 다중부에서 경보부가 발생하면 CP는 즉시 SP로 그 정보를 송신한다(아). 그리고 저속 다중부에서 경보가 발생하면 BP는 그 정보를 CP를 통해 즉시 보고하고 CP는 그 경보의 종류를 분석 해당절체를 조건으로 들어가고 그 결과를 SP에 보고한다.

제7도는 ISCC 통신 위한 SP의 정보 교환 흐름도로서 SP가 CP로 부터 경보를 수신하면 즉시 그 경보를 운용자에게 보고(가)하고 운용자가 SP에 정보를 요구하면 SP가 관리하는 정보는 직접 보고하고 CP 및 BP가 관리하는 정보는 CP를 통해 직접 요구신호를 보낸다(나). 그리고 BP나 CP로 부터 운용자의 요구에 의한 정보가 수신되면 그 정보를 SP에 데이타 베이스에다 저장한후 즉시 운용자에게 보고한다(다). 운용자에게 보고는 PC나 터미널의 화면으로 출력시킨다.

제8도는 ISCC 및 IBCC통신 위한 CP의 정보교환 흐름도로서 CP는 15분마다 BP의 성능정보를 요구하고(81) 수집된 정보를 SP요구시 SP에 보고한다. SP로 부터 운용자의 요구를 받아(82) 운용자가 요구하는 정보가 저속부 정보인지 고속부정보인지를 판단하후(83), 고속부정보 이면 SP가 요구하는 정보를 가공 SP에 보고(84)하고, 저속부정보이면 BP로 정보전송요구신호를 송신한다(85).

그리고, SP가 요구한 저속부정보를 BP로 부터 수신하면(86), 그 정보를 SP에 보고하고 또한 저속부정보를 BP로 부터 수신하면(87), 해당 절체를 명령하고 그 결과를 SP에 보고한다. 그리고 고속부경보 발생시 SP에 그 상태를 보고한다(88).

제9도는 IBCC 통신 위한 BP의 정보교환 흐름도에 관한 것으로 BP는 저속부 경보발생시 CP로 즉시 보고(91)하고, 저속부의 성능정보를 수집하여 CP의 15분단위 요구에 의해 CP에 보고(92)한다.

또한 운용자의 요구 및 명령을 CP를 통해 수신(93)한후 그 요구 및 명령을 수행하고 그 결과 및 정보를 CP에 보고한다(94).

제10도는 ISCC 및 IBCC간 프로토콜 및 타임 아웃(시간 경과)에 대한 것으로서 상위 프로세서는 링크설정요구(ENQ)나 링크 해제요구(EOT)시 해당 요구 신호를 송신한후 그에 대한 응답을 T1시간(100msec)동안 기다리고 그때까지 응답이 오지 않으면 다시 재전송을 한다. 이와 같이 3번을 반복한후에도 응답이 오지않으면 IPC 링크 불능 상태로 판단하고 IPC실패 경보(가시, 가청)을 발생시킨다(가). 그리고 링크설정후 상위 프로세서는 하위 프로세서에 대한 정보요구신호(REQ)를 송신한후 그에 대한 응답을 기다린다. 응답이 T2시간(500msec)동안에 오면 정상적으로 수행하고, T2시간 경과후에도 응답이 오지 않으면 정보전송에 대한 Timeout(시간경과)로 판단 응답이 올때까지 3번을 반복한다. 3번 반복후에도 정보전송에 실패하면 IPC실패로 간주하고 자체 경보를 발생시킨다(마). 또한 응답요구를 하위 프로세서가 수신했다면, 하위 프로세서는 상위 프로세서에 그 응답에 대한 보고(REP)를 하는데 보고후 보고 송신에 대한 응답이 T3시간(500msec)동안 오지 않으면 REQ에 대한 보고를 재전송한다. 이를 3번 반복한후도 보고전송(REP)에 대한 응답(ACK)이 오지 않으면 IPC 실패로 간주 자체경보를 발생시킨다(다).

본 발명은 상기와 같이 구성되어 계층적으로 정보를 유지, 관리하며, 분산 제어 구조를 갖는 멀티 프로세서 시스템을 구성하므로서 독립적으로 시스템을 제어할 수 있다. 또한 포인트 투 포인트 방식에 의한 IPC프로토콜을 적용하여 각각의 비동기 채널이 독립적으로 정보를 전송하므로, 전송 에러 발생시 에러 발생 위치를 쉽게 감지할 수 있고, 정확한 정보 교환이 가능하다.

Claims (4)

1. 동기식 다중장치의 멀티 프로세서 시스템에 있어서, 각 저속 신호 처리보드마다 위치하여 저속부의 신호 처리 제어 기능을 수행하기 위한 다수의 보드 프로세서(3), 상기 다수의 보드 프로세서와 보드간 채널통신(IBCC) 프로토콜에 따라 통신하며, 고속부 처리 기능과 상기 보드 프로세서로 부터의 데이터 수집 및 제어 관리 기능을 수행하기 위한 채널 프로세서(2), 및 운용 및 유지보수 프로세서(OAMP) 및 외부인터페이스 프로세서(NNIP)를 구비하여 시스템내의 모든 OAM 기능, 외부 인터페이스 기능, 및 상기 채널 프로세서로 부터의 데이터 수집 및 제어관리기능을 수행하기 위한 상위 시스템 프로세서(SP)(1)를 구비하고 있는 것을 특징으로 하는 멀티 프로세서 시스템.
2. 제1항에 있어서, 상기 채널 프로세서(2)는 상기 다수의 보드 프로세서(3)에 대해 포인트 투 포인트 방식으로 비동기 통신을 수행하도록 하고, 상기 시스템 프로세서(1)는 상기 채널 프로세서(2)와 포인트 투 포인트 방식으로 비동기 통신을 수행하도록 연결된 것을 특징으로 하는 멀티 프로세서 시스템.
3. 다수의 보드 프로세서(3), 상기 다수의 보드 프로세서에 결합된 채널 프로세서(2), 및 상기 채널 프로세서에 결합된 상위 시스템 프로세서(1)를 구비하고 있는 멀티 프로세서 시스템의 통신방법에 있어서, 시스템이 구동되면 상기 시스템 프로세서(1)는 상기 채널 프로세서(2)로 그리고 상기 채널 프로세서(2)는 상기 보드 프로세서(3)로 각각 링크 설정 요구를 하거나 링크 해제 요구를 하는 제1단계 및 상기 채널 프로세서나 보드 프로세서에서 링크 설정/해제를 수신하면 링크 설정 확인이나 저부를 송신하는 제2단계를 구비하고 있는 것을 특징으로 하는 통신 방법.
4. 제4항에 있어서, 상기 시스템 프로세서(1)가 상기 채널 프로세서(2)에서 관리하는 고속 다중부의 정보 전송을 요구하거나 고속 다중부 제어를 요구하면, 상기 채널 프로세서(2)는 상기 시스템 프로세서(1)의 명령을 수행한 후 고속 다중부의 정보를 전송하거나 제어 명령의 응답을 상기 시스템 프로세서(1)에 보고하는 제3단계를 더 구비하고 있는 것을 특징으로 하는 통신 방법.