KR940008884B1 - 균일한 저항산포를 갖는 폴리저항의 제조방법 - Google Patents

Abstract

내용 없음.

Description

균일한 저항산포를 갖는 폴리저항의 제조방법

제1도는 종래 폴리저항의 제조방법으로 제조된 저항의 수직단면도.

제2도는 본 발명 폴리저항의 제조방법으로 제조된 저항의 수직단면도.

제3도(a)-(e)는 각각 본 발명 폴리저항의 제조공정단계 및 반도체소자의 수직단면도.

본 발명은 폴리실리콘을 이용한 폴리저항의 제조방법에 관한 것으로, 특히 산화막상에 폴리실리콘 또는 무정형 실리콘(Amorphous Silicon)과 질화막의 침적후 고온의 질소분위기에서 열처리함으로써 그레인(Grain)의 성정을 최대로 하여 후속의 열처리공정에 대한 그레인싸이즈 변화의 감소로 폴리저항의 산포를 균일하게 하는 균일한 저항산포를 갖는 폴리저항의 제조방법에 관한 것이다.

제1도는 종래 폴리저항의 제조방법으로 제작된 고저항의 수직단면도로서, 바이폴라소자 혹은 BiCMOS 소자의 제조공정에서 폴리실리콘을 이용하여 고저항(Rs=10KΩ/이하)을 제조하는 종래의 방법을 보면, 먼저 P형 실리콘기관(31)상에 n형 에피택셜층(33)을 성장시킨 후 통상적인 LOCOS(Local Oxidation of Silicon)공정을 진행하여 필드산화막(38)을 성장시킨다. LOCOS 공정이 완료된 후에는 필드산화막(38)상에 630℃의 온도로 폴리실리콘(39)을 침적시키고 붕소(B)를 3E14의 농도로 이온주입한다. 그 다음 사진 및 식각공정을 통해 저항패턴을 형성한 후 NPN소자의 액티브영역의 열산화막(34)을 성장시키고 통상의 바이폴라소자의 제조공정을 진행시키면 제1도에 도시한 바와같은 구조의 폴리저항이 얻어지게 된다.

제1도에서 도면부호 31은 CVD 산화막, 35은 질화막, 36은 폴리저항용 금속배선을 각각 나타낸다.

그러나 상기한 종래 폴리저항의 제조방법은 폴리실리콘 침적온도의 미세한 변화 또는 폴리실리콘 침적이후 확산공정에서의 확산정도의 변화가 폴리실리콘의 그레인싸이즈(Grain Size) 변화를 초래하여 폴리실리콘저항이 저항특성치의 ±25%로 변화하는 결점이 있었다.

특히 폴리실리콘을 침적하는 기판이 질화막인 경우에는 기판이 산화막인 것에 비하여 상대적으로 그레인 싸이즈가 작은데, 이는 기판의 표면상태가 그레인 성장의 수를 결정하기 때문이며, 그레인싸이즈가 작은 질화막기판의 경우 후속의 확산공정을 거치면서 저항의 변화를 크게 유발시킬 수 있다.

상기한 종래 폴리저항의 제조방법이 갖는 결점을 해결하기 위해 최근에는 부정형 실리콘의 침적후 이온주입과 CVD 산화막(Chemical Vapor Deposition Oxide Film) 증착후 금속열처리하는 방법이 사용되고 있지만, 이 방법으로 얻어진 폴리저항을 사용하는 공정의 고저항산포는 20% 정도로서 희망하는 폴리실리콘저항의 산포가 얻어지지 않아 제품의 안정적인 수율획득에 어려움이 있다.

본 발명의 목적은 폴리실리콘 침적후 질화막침적과 고온의 질소분위기에서의 열처리로 그레인싸이즈를 최대로 성장시켜 균일한 폴리저항을 얻는 방법을 제공함에 있다.

본 발명의 또다른 목적은 폴리저항의 저항산포를 저항특성치의 7%이내로 관리하여 제품의 균일한 특성을 얻을 수 있으며, 제품수율의 향상을 통한 생산성 향상에 기여할 수 있는 균일한 저항산포를 갖는 폴리저항의 제조방법을 제공함에 그 목적이 있다.

상기한 본 발명의 목적은 바이폴라 혹은 BiCMOS소자의 제조공정에서 산화막상에 폴리실리콘 또는 무정형실리콘을 침적한 후 질화막을 침적하고 고온의 질소분위기에서 열처리로 접합소자격리영역과 n⁺고농도 콜렉터층을 동시에 형성시키고 붕소(B)를 이온주입한뒤 통상의 방법으로 사진식각공정을 진행함으로써 달성된다.

이하 첨부도면을 참조하여 본 발명의 일실시예를 상세하게 설명한다.

제2도는 본 발명에 따른 제조방법으로 제조된 폴리저항의 수직단면도, 제3도(a)-(e)는 본 발명 폴리저항의 제조공정 단계별 반도체소자의 수직단면도로서, 먼저 결정방향이 100이고 P형인 기판(1)상에 n형 고농도 매몰층(2)을 형성한 뒤 비저항이 0.3-1.2Ω·cm인 n형 에피택셜층(3)을 1-5μm 정도의 두께로 성장시키고 열산화막(4')을 성장시킨다. 이어 통상의 사진공정과 이온주입으로 P형 소자격리층(5)과 n형 고농도 소자격리층(6)을 형성한 후 CVD(Chemical Vapor Deposition) 방법으로 질화막(7)을 침적하고 필드산화막(8)을 대략 700Å 두께로 성장시킨다(제3도(a)).

다음으로 상기 질화막(7)을 제거하고 폴리실리콘(9,9'; 고저항폴리실리콘(9), 저저항폴리실리콘(9') 또는 무정형실리콘)을 4,000Å 이하의 두께로 침적한 후 제1CVD 질화막(10)을 두께 200-1,000Å 정도 침적시키고 1,000-1,150℃의 질소분위기에서 10-210분동안 열처리한다. 이어 고저항을 형성시키기 위해 농도 9E13-1E15의 붕소(B)를 40-60keV의 에너지로 이온주입한 뒤 통상의 사진공정을 진행시키고 포토레지스트(11)를 마스크로 하여 제1CVD 질화막(10)과 폴리실리콘(9,9')을 식각한다(제3도(b)).

계속해서 포토레지스트(11)를 제거한 후 잔여 열산화막(4')을 제거하고 다시 열산화막(4)을 600Å 두께로 성장시킨 다음 진성베이스 영역(12)을 형성시키기 위해 통상의 사진 및 이온주입공정(농도 4E13-6E13의 붕소를 40KeV의 에너지로 이온주입)으로 붕소(B)를 이온주입하고, 외인성 베이스영역(13)을 형성시키기 위해 통상의 사진 및 이온주입공정(농도 1E13-4E15의 붕소를 40KeV의 에너지로 이온주입)으로 포토레지스트(14)를 패터닝(Patterning)하여 붕소(B)를 이온주입한다(제3도(c)).

다음에는 이온주입된 붕소(B)를 900℃의 질소분위기에서 10-30분 정도 확산시키고 제2CVD 질화막(15)을 침적시킨 후 에미터영역 및 콜렉터영역을 형성시키기 위해 포토레지스트를 마스크로 하여 통상의 사진공정을 진행시켜 노출된 에미터영역 및 콜렉터영역의 제2CVD 질화막(15)을 이방성 식각하고 계속하여 노출된 열산화막(4)을 제거한다. 그후 포토레지스트를 제거한 후 폴리실리콘(16)을 두께 2,000-3,000Å 정도로 침적하고 농도 6E15-9E15의 비소(As)이온을 120-130KeV로 이온주입한 다음 CVD 산화막을 침적하여 1,000℃의 질소분위기에서 10-30분동안 주입된 비소(As) 이온을 확산시키고 CVD 산화막을 제거한다. 이어 텅스텐 실리사이드(17)를 1,000-2,000Å 정도 침적하고 포토레지스트를 마스크로 하여 통상의 사진공정을 진행시켜 텅스텐 실리사이드(17)와 폴리실리콘(16)을 식각한다(제3도(d)). 제3도(d)에서 도면부호 18은 P형 진성베이스영역, 19는 고농도 P형 외인성 베이스영역, 20은 고농도 n형 에미터영역을 각각 나타낸다.

계속하여 질소분위기에서 신터링(Sintering)한 다음 CVD산화막(21)을 500Å 두께로 침적하고 콘택사진 및 식각공정을 진행한 후 금속을 증착하고 통상의 방법으로 사진 및 식각공정을 진행하여 에미터금속배선(22)과 콜렉터금속배선(23) 및 배이스금속배선(24)을 형성함과 더불어 고저항폴리실리콘저항용 금속배선(25)과 저저항폴리실리콘저항용 금속배선(26)을 형성한다(제3도(e)).

이상에서 설명한 제3도(a)-(e)에 도시한 바와같은 반도체소자의 제조공정을 진행하면 제2도에 도시한 바와같은 폴리저항이 얻어지게 된다. 이러한 본 발명 폴리저항 제조방법은 고온의 확산공정을 거치면서 통상의 방법에서 발생할 수 있는 즉, 폴리실리콘의 구조적 특성에 영향을 주는 증착시의 반응온도인자를 배제할 수 있기 때문에 안정되고, 결정인자의 크기가 크며 변화가 적은 소자특성을 얻을 수 있다.

또한 별도의 추가공정없이 소자의 고온확산공정과 폴리실리콘위의 질화막을 이용하므로 폴리실리콘의 침적온도에 관계없이 폴리실리콘저항 또는 무정형 실리콘저항 모두가 폴리실리콘막위에 침적되는 질화막과 계속되는 질소분위기에서의 고온열처리로 인하여 고저항의 로트(Lot)별 웨이퍼별 저항산포가 통상의 것에 비해 월등히 낮다. 따라서 설계자의 제품설계시 자유도를 크게 할 수 있어서, 적용에 용이하고 경제적이며, 안정된 제품특성을 얻을 수 있을 뿐만아니라 제품의 수율 향상으로 제품의 생산성향상에 크게 기여할 수 있는 장점이 있다.

Claims (5)

1. 바이폴라소자 혹은 BiCMOS소자의 제조시 폴리실리콘을 이용하여 폴리저항을 제조하는 방법에 있어서, 필드산화막위에 폴리실리콘과 CVD 질화막을 차례로 침적하고, 고온의 질소분위기에서 열처리하여 소자격리영역과 n⁺고농도 콜렉터영역을 형성하므로써 폴리실리콘 침적시의 그레인싸이즈(Grain Size)를 최대로 성장시켜 후속의 열처리공정에 대한 그레인싸이즈의 변화를 줄이고, 붕소(B)는 이온주입하여 사진식각공정등의 통상의 바이폴라소자 또는 BiCMOS소자의 제조공정을 진행시킴으로써 그레인경계영역(Grain Boundary Region)으로 인한 저항산포를 줄여주게 됨을 특징으로 하는 균일한 저항산포를 갖는 폴리저항의 제조방법.
2. 제1항에 있어서, 폴리실리콘을 630℃의 온도에서 1,500-4,000Å의 두께로 침적하는 것을 특징으로 하는 균일한 저항산포를 갖는 폴리저항의 제조방법.
3. 제1항에 있어서, 소자격리층과 n⁺고농도 콜렉터층을 고온의 질소분위기에서 동시에 형성시키고 폴리실리콘의 측면 및 상부에 CVD 질화막을 형성시켜 침적된 폴리실리콘을 재결정화하는 것을 특징으로 하는 균일한 저항산포를 갖는 폴리저항의 제조방법.
4. 제1항에 있어서, 폴리실리콘 대신에 무정형 실리콘(Amorphous Silicon)을 이용함을 특징으로 하는 균일한 산포를 갖는 폴리저항의 제조방법.
5. 제4항에 있어서, 무정형 실리콘을 560℃의 온도에서 1,500-4,000Å 두께로 침적하는 것을 특징으로 하는 균일한 저항산포를 갖는 폴리저항의 제조방법.