KR940006190Y1 - 반도체 팩키지의 리이드 성형장치 - Google Patents

반도체 팩키지의 리이드 성형장치 Download PDF

Info

Publication number
KR940006190Y1
KR940006190Y1 KR2019910020970U KR910020970U KR940006190Y1 KR 940006190 Y1 KR940006190 Y1 KR 940006190Y1 KR 2019910020970 U KR2019910020970 U KR 2019910020970U KR 910020970 U KR910020970 U KR 910020970U KR 940006190 Y1 KR940006190 Y1 KR 940006190Y1
Authority
KR
South Korea
Prior art keywords
cam
lead
semiconductor package
package
holder
Prior art date
Application number
KR2019910020970U
Other languages
English (en)
Other versions
KR930010570U (ko
Inventor
곽노권
Original Assignee
주식회사 한미금형
곽노권
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 한미금형, 곽노권 filed Critical 주식회사 한미금형
Priority to KR2019910020970U priority Critical patent/KR940006190Y1/ko
Publication of KR930010570U publication Critical patent/KR930010570U/ko
Application granted granted Critical
Publication of KR940006190Y1 publication Critical patent/KR940006190Y1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

내용 없음.

Description

반도체 팩키지의 리이드 성형장치
제1도는 종래 리이드 성형장치의 요부개략도.
제2도는 제1도의 요부확대도.
제3도는 종래 반도체 팩키지의 부분확대도.
제4도는 본고안의 요부분해사시도.
제5도는 제4도의 조립도.
제6도는 제5도의 요부확대도.
제7도는 본고안에 의한 반도체 팩키지의 부분확대도이다.
* 도면의 주요부분에 대한 부호의 설명
1 : 상부금형 2 : 다이받침
3 : 하부금형 4 : 팩키지 리이드 성형장치
5 : 캠 홀더 6 : 캠
7 : 팩키지 가압대 8 : 힌지핀
9 : 캠 조절판 10 : 고정용보울트
11 : 캠 안내판 12 : 스프링
13 : 누름핀 14 : 관통공
15 : 캠 장착홈 16 : 핀홀
17 : 조절판 접촉돌기 18 : 성형 날
19 : 암나사 20 : 누름핀 관통홀
21 : 장착나사 22 : 리이드
23 : 반도체 팩키지 24 : 성형 포인트
25 : 성형 펀치
본고안은 반도체 팩키지의 리이드 성형장치에 관한 것이다.
최근 모든 전자기기에 반도체 팩키지의 사용증가와 더불어, 소형화 되어 감에 따라서 반도체 팩키지 또한 소형화 또는 대집적화가 요구되었다. 이에 따라서 반도체 팩키지를 PCB(PRINTED CIRCUIT BOARD)에 설치할 경우 별도의 소켓이 필요없는 반도체 팩키지가 개발 생산되었으며, 이러한 반도체 팩키지는 통상 네변에 각각 여러개의 리이드가 있고 그 리이드(LEAD)의 끝부분이 동일 평면이 되도록 Z자 형상으로 성형되는 것이다. 이러한 반도체 팩키지의 종류를 SMD(SURFACE MOUNTING DEVICE)라 부르며, PCB상의 연결회로 표면에 직접 부착되기 때문에 네변의 동일평면정도(COPLARNARITY)가 우수해야 한다.
따라서, 이러한 SMD 반도체 팩키지는 그 제조공정이 리이드프레임에 복수개의 IC칩이 탑재되어 컴파운드에 의해 팩키징된 후, 각변의 리이드와 리이드사이를 이어주는 댐버를 제거하는 트림공정과 리이드프레임에 연결된 반도체 팩키지의 각변의 리이드를 잘라내는 리이드 절단공정을 거친 후 상기 리이드를 Z자 형태로 성형가공해야만 한다.
그러나 종래의 리이드 성형가공은 제1도에서 보는 바와 같이 성형 펀치(25)를 가지는 상부금형(1)과 다이받침대(2)를 가지는 하부금형(3)으로 이루어지되, 상기 성형 펀치(25)는 스프링(12)으로 탄설된 누름핀(13)이 관통되어져 있는 팩키지 가압대(7)가 캠 안내관(11)를 가지는 고정보울트(10)와 함께 상부금형(1)에 고정되어진 것으로, 상기 성형 펀치(25)의 저면에는 성형 날(18)이 수직으로 하향성형되어져 있어서, 다이받침대(2)위에 반도체 팩키지(23)를 올려놓고 상부금형(1)에 설치된 성형 펀치(25)의 성형 날(18)이 반도체 팩키지(23)의 리이드(22)를 아래로 눌러 주는 수직력으로 상기 리이드(22)를 눌러 Z자 형상으로 성형하도록 되어져 있었다. 따라서, 상기의 반도체 팩키지 리이드 성형가동장치(4)에서는 성형 펀치(25)가 리이드를 성형할때 리이드(22)의 표면을 성형 날(18)이 쓸고내려가기 때문에 리이드(22)가 성형된 후 리이드(22)의 표면이 제3도에서 보는 바와 같이, 납도금이 깍여지고 박편상 또는 침상의 깍여지는 층이 생겨 인접하는 리이드(22)에 접촉하여 숏트(SHOT)를 일으키게 되므로써 고가의 반도체 팩키지(23)를 못쓰게 하거나 하는등의 문제가 발생되며, 이를 막기 위해서는 리이드 성형가공후에 대량생산되는 반도체 팩키지(23)의 전수검사를 해야만 하는 문제점이 있었다.
본고안은 상기와 같은 문제점을 해소하기 위한 반도체 팩키지 성형장치를 제공한 것으로서, 이는 집적회로(IC)를 내장한 정방형 판상의 반도체 팩키지의 네변에 각각 수평으로 길게 늘어진 여러개의 리이드를 Z자 형상으로 성형하도록 한 성형장치이다. 따라서 제1공정은 리이드프레임으로부터 연결되어 있는 각변의 리이드를 적정상태로 절단하는 동시에 반도체 팩키지의 아래방향으로 약 50°전차성형을 하며, 이 공정에서 반도체 팩키지의 4모서리를 리이드프레임으로부터 분리하는 모서리의 트림작업도 병행되게 되어지게 된다(이는 본원 고안에 따른 리이드 성형의 전차공정이므로 상세한 설명은 생략함). 이에 계속되는 본고안은 제2공정은 캠 홀더상에서 힌지핀에 의해 4변이 일평면을 이루도록 평행하게 힌지고정된 캠에 의하여 "Z"자형 포오밍 작업을 수행하는 반도체 팩키지의 리이드 성형장치로서 이는 힌지핀을 중심으로 회전하는 캠에 의해서 50°아래방향으로 전차성형된 팩키지의 리이드를 눌러주면서 포옴가공을 하므로서, 리이드에 입혀진 납도금을 손상시키지 않는 동시에 스크렛치를 발생시키지 않고 소정의 형상으로 리이드를 성형할 수 있도록 된 것이다.
이하 첨부도면을 참조하여 본고안의 실시예를 상세히 설명하면 다음과 같다.
본고안은 상부금형(1)과, 다이받침대(2)를 가지는 하부금형(3)으로 이루어진 반도체 팩키지 리이드 성형장치(4)에 있어서, 상기 상부금형(1)의 저면에는 캠 홀더(5)와, 캠(6)과, 팩키지 가압대(7)가 설치되어지되 상기 캠(6)은 홀더(5)의 하부에 힌지핀(8)으로 회동가능하도록 설치되며, 팩키지 가압대(7)는 캠 조절판(9)을 사이에 두고 캠홀더(5)의 상부로부터 관통되어지는 고정용보울트(10)에 의하여 캠 홀더(5)의 하부에 고정설치되어서 이루어진 것이다.
이를 좀더 상세히 설명하면 첨부도면 제4도 내지 제6도는 본 고안의 구성도로서, 상부금형(1)과 다이받침대(2)가 설치된 하부금형(3)으로 이루어져서, 상부금형(1)이 하강되도록 된 팩키지 리이드 성형장치(4)에 있어서, 상기 상부금형(1)의 하부에는 캠 안내판(11)을 가지는 고정보울트(10)와, 스프링(12)을 가지는 누름판(3)이 다수개 설치되어서 이루어진 캠 홀더(5)가 설치되어지되, 상기 캠 홀더(5)는 중앙부에 관통공(14)을 가지는 동시에 하단부에는 각면에 캠 장착홈(15)과 핀홀(16)이 형성되어져 있는 한편, 상기 캠(6)의 내측하단에는 조절판 접촉돌기(17)가 형성되어 있는 동시에 하부선단에는 성형 날(18)이 형성되어 있으며, 힌지핀(8)에 의하여 캠 홀더(5)의 캠 장착홈(15)내에 설치되어 있다.
한편, 팩키지 가압대(7)는 중앙부에 암나사(19)가 형성되어져 있는 동시에 각모서리에는 누름핀 관통홀(20)이 형성되어져서 캠 홀더(5)의 상부로부터 캠 안내관(11)를 가지는 고정용보울트(10)에 의하여 캠 조절판(9)을 사이에 두고 상기 캠 홀더(5)의 저면부에 체결되도록 되어져 있다.
도면중 미설명부호 21은 장착나사이다.
상기와 같은 본고안의 작용효과를 설명하면, 전차공정(도시되지 않음)에 의하여 리이드(22)가 약 50°정도 하향전차성형되어진 반도체 팩키지(23)가 상기 전차공정과 연계된 동작으로 하부금형(3)의 다이받침대(2)에 옮겨지게 되면, 상기 전차공정과 일치되는 공정으로 상부금형(1)이 하강하게 되고 팩키지 가압대(7)는 반도체 팩키지(23)의 상부면에 접촉되게 되면서 상승하게 되며, 상기 캠 홀더(5)의 4모서리에 설치된 누름핀(13)은 스프링(12)의 탄성력에 의하여 팩키지 가압대(7)의 4모서리에 형성되어져 있는 관통공(14)을 통과하여 반도체 팩키지(23)를 눌러주므로써 상기 반도체 팩키지(23)의 유동을 방지하게 된다. 이와같은 상태에서 상부금형(1)이 계속적으로 하강하게 되면 팩키지 가압대(7)는 누름핀(13)과 함께 반도체 팩키지(23)의 상부에 접촉된 상태대로 상승되어 결국은 팩키지 가압대(7)의 상부에서 고정용보울트(10)에 끼워진 캠 조절판(9)이 캠 홀더(5)의 하단에 형성된 캠(6)의 조절판 접촉돌기(17)를 밀어주게 되므로, 상기 각각의 캠(6)은 힌지핀(8)을 중심으로 회동되면서, 상기 캠(66)의 하부선단에 형성된 성형 날(18)이 전차공정에 의하여 약50 °가량 하향절곡되어져 있는 리이드(22)의 성형 포인트(24)를 리이드(22)의 표면으로부터 약 90°의 방향에서 일제히 눌러주므로써 상기 리이드(22)를 Z자 형상으로 절곡하는 성형작업이 이루어지게 되는 것이다.
한편, 조절판(11)은 고정보울트(10)상에서의위치가 조절되어지므로써 캠(6)의 회동범위를 조절하여 원하는 리이드 성형각도 및 치수를 정확히 조절할 수 있도록 하는 역할을 하게 되는 것이다.
이상 설명한 바와 같은 본고안은 리이드의 성형을 힌지핀을 축으로 회전하는 캠(4)을 사용하여 리이드의 측면으로부터 가압절곡하여 포오밍을 수행함으로써, 종래의 성형 펀치를 사용했을때 나타나는 납도금의 손상, 박편상 또는 침상으로 리이드가 깍여지는 스크렛치(SCRATCH)등의 발생을 방지하며, 이로인해 문제시 되었던 납도금의 손상에 의한 반도체 팩키지의 실사용시 전기적 숏트 및 외관의 불량을 해소하고, 전수검사를 하지않아도 되므로 시간적, 경제적 손실을 극소화할 수 있는 장점이 있는 것이다.

Claims (4)

  1. 상부금형(1)과, 다이받침대(2)을 가지는 하부금형(3)으로 이루어진 반도체 팩키지 리이드 성형장치(4)에 있어서, 상기 상부금형(1)의 저면에는 캠 홀더(5)와, 캠(6)과, 팩키지 가압대(7)가 설치되어져서 이루어지되, 상기 캠(6)은 캠 홀더(5)의 하부에 힌지핀(8)으로 회동가능하도록 설치되며, 팩키지 가압대(7)는 캠 조절판(9)을 사이에 두고 캠 홀더(5)의 상부로부터 관통되어지는 고정용보울트(10)에 의하여 캠 홀더(5)의 하부에 고정설치되어서 이루어진 것을 특징으로 하는 반도체 팩키지의 리이드 성형장치.
  2. 제1항에 있어서, 상기 캠 홀더(5)는 하부에 캠 장착홈(15)이 형성되어져 있으며, 상기 캠 장착홈(15)내에는 캠(6)이 힌지핀(8)으로 설치된 것을 특징으로 하는 반도체 팩키지의 리이드 성형장치.
  3. 제1항 또는 제2항에 있어서, 상기 캠(6)은 상부내측에 조절판 접촉돌기(17)가 형성되어져 있는 동시에, 하부선단에는 성형 날(18)이 형성된 것을 특징으로 하는 반도체 팩키지의 리이드 성형장치.
  4. 제1항에 있어서, 상기 캠 조절판(9)은 캠 홀더(5)와 팩키지 가압대(7)사이에서 고정용보울트(10)상에 설치된 것을 특징으로 하는 반도체 팩키지의 리이드 성형장치.
KR2019910020970U 1991-11-30 1991-11-30 반도체 팩키지의 리이드 성형장치 KR940006190Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019910020970U KR940006190Y1 (ko) 1991-11-30 1991-11-30 반도체 팩키지의 리이드 성형장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019910020970U KR940006190Y1 (ko) 1991-11-30 1991-11-30 반도체 팩키지의 리이드 성형장치

Publications (2)

Publication Number Publication Date
KR930010570U KR930010570U (ko) 1993-06-23
KR940006190Y1 true KR940006190Y1 (ko) 1994-09-10

Family

ID=19323323

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019910020970U KR940006190Y1 (ko) 1991-11-30 1991-11-30 반도체 팩키지의 리이드 성형장치

Country Status (1)

Country Link
KR (1) KR940006190Y1 (ko)

Also Published As

Publication number Publication date
KR930010570U (ko) 1993-06-23

Similar Documents

Publication Publication Date Title
KR100668397B1 (ko) 집적 회로 패키지용 소켓 장치
US5108302A (en) Test socket
KR930004257B1 (ko) 전자부품의 외부리이드의 절곡 성형방법 및 성형장치
US6118291A (en) Test socket and methods
JP3205814B2 (ja) ソケット
KR100294331B1 (ko) 반도체장치의측정용소켓
US5347215A (en) Semiconductor chip test jig
US5658153A (en) Socket apparatus
KR940006190Y1 (ko) 반도체 팩키지의 리이드 성형장치
JP2003045749A (ja) アルミ電解コンデンサの成形方法、仮曲げダイス、仮曲げリ−ドガイド、本曲げダイスおよび自動加工機での製造方法
KR0128173B1 (ko) 아이씨(ic) 리이드의 구부러짐 교정장치
US6767236B2 (en) Socket for electrical parts
JP2007331030A (ja) 半導体回路基板の切断方法および切断装置
KR100321163B1 (ko) 반도체 패키지의 아우터 리드 성형 장치
JP2004063107A (ja) Icソケット
SU746776A1 (ru) Устройство дл установки микросхем на плату
KR200198465Y1 (ko) 반도체 패키지 봉지장비의 테잎 클램프
JP2003297505A (ja) 2点接触形icソケット
JPH10112365A (ja) Icソケット
JP2536411B2 (ja) リ―ド整形方法及びリ―ド整形装置
KR200205166Y1 (ko) 반도체의리드성형장치
JPH06209195A (ja) 基板保持固定装置
KR940004149B1 (ko) 패키지 리이드 성형장치
JP2003187939A (ja) Icソケット
JP2536435B2 (ja) 半導体パッケ―ジのリ―ド成形方法及び装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20050901

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee