KR940005337Y1 - 문턱전압 조정 가능한 파형 정형회로 - Google Patents
문턱전압 조정 가능한 파형 정형회로 Download PDFInfo
- Publication number
- KR940005337Y1 KR940005337Y1 KR2019910019461U KR910019461U KR940005337Y1 KR 940005337 Y1 KR940005337 Y1 KR 940005337Y1 KR 2019910019461 U KR2019910019461 U KR 2019910019461U KR 910019461 U KR910019461 U KR 910019461U KR 940005337 Y1 KR940005337 Y1 KR 940005337Y1
- Authority
- KR
- South Korea
- Prior art keywords
- threshold voltage
- amplifier
- voltage
- input
- terminal
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Manipulation Of Pulses (AREA)
Abstract
내용 없음.
Description
제1도는 종래의 파형 정형회로도.
제2도는 제1도에 따른 각부 출력 파형도.
제3도는 본 고안의 문턱전압 조정 가능한 파형정형 회로도.
* 도면의 주요부분에 대한 부호의 설명
10 : 문턱전압 조정부 I1-I3 : 인버터
G1,G2 : 노아게이트 R0,R1-Rn: 저항
M1-Mn: 엔모스 트랜지스터 C : 콘덴서
OP1 : 증폭기
본 고안은 파형 정형회로에 관한 것으로, 특히 문턱전압(Threshold Voltage) 조정이 가능하도록 한 문턱전압 조정 가능한 파형 정형회로에 관한 것이다.
종래의 파형 정형회로는 제1도에 도시된 바와 같이, 입력단자(A)를 통해 입력되는 입력전압(Vi)이 인버터(I1)를 통해서 노아게이트(G1)의 일측 입력단자에 입력되는 동시에 인버터(I2),(I3)를 통해서 노아게이트(G2)의 일측 입력단자에 입력되며, 상기 노아게이트(G1),(G2)의 출력은 노아게이트(G1)(G2)의 타측 입력단자에 각기 입력되며, 상기 노아게이트(G1)의 출력단에서 출력단자(B)로 출력전압(VO)이 출력되게 구성되어 있다.
이와같이 구성된 종래의 파형 정형회로의 동작을 제2도의 파형도를 참조하여 설명하면 다음과 같다.
입력단자(A)를 통해 제2(a)도에 도시된 바와 같은 입력전압(Vi)이 입력되면, 그 입력전압(Vi)은 인버터(I1)에서 제2(b)도에 도시된 바와 같이 반전되어 노아게이트(G1)의 일측 입력단자에 인가되고, 또한 상기 입력전압(Vi)은 인버터(I2)에서 제2(c)도에 도시된 바와 같이 반전된 후 인버터(I3)에서 제2(d)도와같이, 다시 반전되어 노아게이트(G2)의 일측 입력단자에 인가된다.
그런데, 여기서 노아게이트(G1),(G2)는 R-S 플립플롭으로 동작되어 상기 인버터(I1)의 출력신호를 리세트신호로 인가되고, 상기 인버터(I3)의 출력신호는 세트신호로 인가되므로 상기 노아게이트(G1)의 출력단에서 출력단자(B)로 제2(e)도와같은 파형신호가 출력된다.
즉, 입력단자(A)에 입력되는 제2(a)도와 같은 입력전압(Vi)이 제2(e)도와같은 구형파로 파형정형화되어 출력단자(B)로 출력된다.
그러나, 상기와같은 종래의 파형 정형회로에 있어서는 문턱전압(VTH)이 프로세스의 파라미터인 인버터(I1-I3)의 문턱전압에 의존하므로 문턱전압의 편차가 심하며, 원하는 문턱전압을 맞추기가 거의 불가능한 문제점이 있었다.
본 고안은 상기와 같은 종래의 문제점을 해결하기 위하여, 프로세스의 파라미터에 관계없이 저항비에 따라 자유로이 문턱전압을 설정 가능하도록 한 문턱전압 조정가능한 파형 정형회로를 안출한 것으로, 이를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
제3도는 본 고안의 문턱전압 조정 가능한 파형정형 회로도로서, 이에 도시한 바와 같이 입력단자(A)를 콘덴서(C1)를 통해 증폭기(OP1)의 반전단자(-)에 접속함과 아울러 바이어스 전압(VB)이 저항(R11)을 통해 그 반전단자(-)에 인가되게 접속하고, 상기 바이어스 전압(VB)이 저항(R1-Rn) 및 저항(Ro)을 순차로 통해 증폭기(OP1)의 출력단자에 접속함과 아울러 상기 저항(R1-Rn,RO)의 각 접속점을 문턱전압 조정부(10)의 제어를 받는 엔모스 트랜지스터(M1-Mn)을 각기 통해 그 증폭기(OP1)의 비반전단자(+)에 공통 접속하여 구성한 것으로, 이와 같이 구성된 본 고안의 동작 및 효과를 상세히 설명하면 다음과 같다.
바이어스전압(VB)이 인가되고, 입력단자(A)에 입력전압(Vi)이 입력되면, 그 입력전압(Vi)은 콘덴서(C1)를 통과하면서 직류전압이 차단되고 교류성분은 저항(R11)을 통하여 바이어스전압(VB)과 함께 증폭기(OP1)의 반전단자(-)에 인가된다.
이때, 문턱전압 조정부(10)의 제어를 받는 엔모스 트랜지스터(M1-Mn)의 "온/오프"상태에 따라 상기 증폭기(OP1)의 비반전단자(+)에는 하기의 설명과 같은 전압이 인가되어 문턱전압을 결정하게 된다.
우선, 증폭기(OP1)의 출력전압(VO)이 고전위(5V)이고, 바이어스전압(VB)은 2.5V이며, 저항(RO,R1-Rn)의 최종값을 Rt라 가정하고, 문턱전압 조정부(10)에 의해 엔모스 트랜지스터(M1)만이 도통되었다고 가정하면, 문턱전압(VTH라 함)은 하기의 식(1)과 같이 나타난다.
단, Rt=Ro+R1+R2+…+Rn
마찬가지로, 문턱전압 조정부(10)에 의해 엔모스 트랜지스터(M2)만이 도통되었다고 가정하면 문턱전압(VTH)은 하기의 식(2)와 같이 나타난다.
또한, 엔모스 트랜지스터(M3)만이 도통되었다고 가정하면, 문턱전압(VTH)은 하기의 식(3)과 같이 나타난다.
이와같이 문턱전압 조정부(10)에 의해 엔모스 트랜지스터(M1-Mn)를 선택하여 도통시킴으로써 문턱전압(VTH)을 조정할 수 있게 된다.
반면, 증폭기(OP1)의 출력전압(VO)이 저전위(0V)라고 가정하면, 상기에서 설명한 바와 같은 방식에 의해 문턱전압(VTH)이 조정되어진다. 즉, 문턱전압 조정부(10)에 의해 엔모스 트랜지스터(M1) 또는 엔모스 트랜지스터(M2) 또는 엔모스 트랜지스터(M3)만이 도통되었다고 가정하면, 문턱전압(VTH)은 상기의 각 상태에 따라 하기의 식(1'),(2'),(3')와 같이 조정되어진다.
단, Rt=RO+R1+R2+…+Rn
결국, 문턱전압 조정부(10)에서 엔모스 트랜지스터(M1-Mn)중 임의의 트랜지스터를 선택하여 도통시킴으로써 저항(R1-Rn) 의 저항비에 따라 자유로이 문턱전압(VTH)이 조정되어진다.
이상에서 설명한 바와 같이 본 고안은 프로세서(Process)의 파라메타에 관계없이 저항(RO-Rn)비를 결정하여 시스템적으로 요구되는 문턱전압(VTH)값을 자유로이 조정 가능하고, 정확한 값도 제어가 가능한 효과가 있다.
Claims (1)
- 입력단자(A)를 콘덴서(C1)를 통해 증폭기(OP1)의 반전단자(-)에 접속하고, 바이어스 전압(VB)을 저항(R11)을 통해 상기 증폭기(OP1)의 반전단자에 접속하는 동시에 직렬접속된 저항(R1-Rn,RO)을 거쳐 상기 증폭기(OP1)의 출력단에 접속하고, 상기 저항(R1-Rn,RO)의 각 직렬접속점에 문턱전압조정부(10)의 제어를 받는 엔모스트랜지스터(M1-Mn)의 소오스를 각기 접속하고, 상기 엔모스트랜지스터(M1-Mn)의 드레인 공통 접속점을 상기 증폭기(OP1)의 비반전단자에 접속하여 상기 엔모스 트랜지스터(M1-Mn)의 온/오프에 따라 상기 증폭기(OP1)의 비반전단자로 입력되는 저항비를 달리하여 문턱전압을 조절할 수 있도록 한 것을 특징으로 하는 문턱전압 조정 가능한 파형정형회로.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2019910019461U KR940005337Y1 (ko) | 1991-11-14 | 1991-11-14 | 문턱전압 조정 가능한 파형 정형회로 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2019910019461U KR940005337Y1 (ko) | 1991-11-14 | 1991-11-14 | 문턱전압 조정 가능한 파형 정형회로 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR930012303U KR930012303U (ko) | 1993-06-25 |
KR940005337Y1 true KR940005337Y1 (ko) | 1994-08-10 |
Family
ID=19322211
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR2019910019461U KR940005337Y1 (ko) | 1991-11-14 | 1991-11-14 | 문턱전압 조정 가능한 파형 정형회로 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR940005337Y1 (ko) |
-
1991
- 1991-11-14 KR KR2019910019461U patent/KR940005337Y1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR930012303U (ko) | 1993-06-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4110641A (en) | CMOS voltage comparator with internal hysteresis | |
US4806804A (en) | Mosfet integrated delay line for digital signals | |
US5945859A (en) | Trigger voltage controllable Schmitt trigger circuit | |
US20020125942A1 (en) | Comparator circuit | |
KR940005337Y1 (ko) | 문턱전압 조정 가능한 파형 정형회로 | |
EP0481093A1 (en) | Delay circuit | |
KR100199231B1 (ko) | 유도성 전기부하의 전류측정 및 제어회로 | |
KR20000029074A (ko) | 듀티 사이클 제어 특성을 갖는 인버터 회로 | |
KR900002019Y1 (ko) | 전자식 가변저항 | |
KR900005228B1 (ko) | 슈미트트리거회로 | |
JPS59215121A (ja) | バツフア回路 | |
KR940002027Y1 (ko) | 퍼지 t형 래치회로 | |
KR910009045Y1 (ko) | 신호 및 잡음 검출회로 | |
SU1659922A1 (ru) | Устройство дл управлени сопротивлением регулируемого резистивного элемента | |
JPH03199978A (ja) | 電圧比較装置 | |
JPH0537251Y2 (ko) | ||
KR930003741Y1 (ko) | 전원 제어장치 | |
KR930004708Y1 (ko) | 씨모스(cmos)를 이용한 대수증폭기 | |
KR950014152B1 (ko) | 파워온의 리세트 조정회로 | |
KR950008287Y1 (ko) | 전자조리기의 에너지 제어회로 | |
KR950005463Y1 (ko) | 기판 전압 안정화회로 | |
SU786012A1 (ru) | Генератор импульсов с электронной перестройкой частоты | |
JPH08288754A (ja) | バイアス回路 | |
JPS5887608A (ja) | 基準電圧源 | |
JPH01300616A (ja) | シュミット回路の反転レベル制御回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
REGI | Registration of establishment | ||
FPAY | Annual fee payment |
Payment date: 20040719 Year of fee payment: 11 |
|
LAPS | Lapse due to unpaid annual fee |