KR900002019Y1 - 전자식 가변저항 - Google Patents
전자식 가변저항Info
- Publication number
- KR900002019Y1 KR900002019Y1 KR2019870011700U KR870011700U KR900002019Y1 KR 900002019 Y1 KR900002019 Y1 KR 900002019Y1 KR 2019870011700 U KR2019870011700 U KR 2019870011700U KR 870011700 U KR870011700 U KR 870011700U KR 900002019 Y1 KR900002019 Y1 KR 900002019Y1
- Authority
- KR
- South Korea
- Prior art keywords
- output
- voltage
- initial value
- resistor
- input terminal
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G7/00—Volume compression or expansion in amplifiers
- H03G7/002—Volume compression or expansion in amplifiers in untuned or low-frequency amplifiers, e.g. audio amplifiers
- H03G7/004—Volume compression or expansion in amplifiers in untuned or low-frequency amplifiers, e.g. audio amplifiers using continuously variable impedance devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G7/00—Volume compression or expansion in amplifiers
- H03G7/06—Volume compression or expansion in amplifiers having semiconductor devices
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Networks Using Active Elements (AREA)
Abstract
내용 없음.
Description
첨부 도면은 본 고안의 실시회로도.
* 도면의 주요부분에 대한 부호의 설명
1 : 스위치부 2 : 초기치설정부
3 : D/A 변환부 4 : 전압제어부
SW1, SW2: 스위치 ND1-ND2: 낸드게이트
R1-R2: 저항 C1: 콘덴서
CON : 2진 계수기 OP1, OP2: 연산증폭기
Q1, Q2: 전계효과 트랜지스터
본 고안은 음향기기의 입력레벨이나 좌우 채널의 밸런스 조절등에 사용하는 전자식 가변저항에 관한 것이다.
음향기기에 사용하는 종래의 전자식 가변저항으로는 구동모터를 사용한 것과 음량조절용 집적회로를 사용한 것등이 있으나, 가격이 너무 비싸고 주변회로가 복잡하며 특히 기계식의 경우에는 내구성이 약하고, 전자식의 경우에도 제어회로의 클럭잡음에 의하여 음질이 나빠지는 등의 폐단이 있었다.
본 고안은 이와 같이 폐단을 해결하기 위한 것으로 높은 주파수의 클럭사용을 배제하여 클럭잡음을 제거함과 함께 간단한 회로로 구성되는 전자식 가변저항을 제공하기 위한 것으로서 이하 본 고안의 구성 및 작용효과를 첨부도면에 의해 상세히 설명한다.
낸드게이트(ND1-ND4), 저항(R1-R4) 및 제어스위치(SW1)(SW2)로 된 스위치부(1)의 각 출력이 2진계수(CON)의 상승계수 및 하강계수제어단자(CU)(CD)에 각각 인가되게 연결하고, 그 초기치제어입력단자(CI)로는 B+전압이 저항(R5) 및 콘덴서(C1)를 매기하여 인가되게 연결하며, 상기의 2진계수기(CON)의 각 입력단자(D1-D4)로는 초기치설정부(2)의 출력이 인가되게 연결하고, 그 출력단자(D1-D4)를 통한 출력이 저항(R6-R15) 및 연산증폭기(OP1)로된 D/A 변환부(3)에 인가되게 연결하며, 이 D/A 변환부(3)의 출력이 연산증폭기(OP2)와 이연산증폭기(OP2)의 출력에 의해 구동제어되는 전계효과 트랜지스터(Q1)(Q2)로된 전압제어부(4)에 인가되게 구성한 것으로서, 미설명 부호중 R17은 저항, VREF는 기준전압, R16, R17은 저항, Vin·Vout은 각각 입력전압 및 출력(피제어)전압이다.
이와 같이 구성되는 본 고안에 있어서, B+전원이 인가되는 순간에 저항(R5)을 통한 콘덴서(C1)의 임피던스가 순간적으로 매우 적게 되므로 2진 계수기(CON)의 초기제어입력단자(CI)에 순간적으로 부극성임펄스가 인가되어 초기치설정부(2)에서 설정되는 초기치가 2진계수기(CON)의 초기치 입력단자(D1-D4)로 입력된다.
이 2진계수기(CON)의 출력단자(D1-D4)의 출력은 상승계수제어단자(CU) 및 하강계수제어단자(CD)의 초기 레벨이 모두 "로우"레벨로된 상태에서 스위치부(1)내의 스위치(SW1)를 한번 누를때마다 그 출력단자(a)로 하나의 정극성 임펄스가 출력되어 2진계수기(CON)의 상승계수제어단자(CU)로 인가됨으로써 이 2진계수기(CON)의 디지탈 출력은 초기치에서 하나씩 상승하는 값이 된다. 이 디지탈 출력이 D/A 변환부(3)내의 저항(R6-R13)으로 변환되어 연산증폭기(OP2)의 비반전(+)입력단으로 인가된다.
한편, 기준전압(VREF)에 의해 저항(R16)을 통해 연산증폭기(OP2)의 반전(-)입력단으로 흐르는 전류를 Ii라 하고 전계효과 트랜지스터(Q1)(Q2)의 실효저항을 각각 REQ1, REQ2라 하며, 전계효과 트랜지스터(Q1)를 통한 피이드 백 전류를 If라 하면, 저항(R16)의 양단 전압은 VREF-Vc가 되고, 입력전류(Ii)=(VREF-Vc) R16로 되며, 피이드 백 전류(If)=Vc/REQ1이 된다.
이때, 전계효과 트랜지스터(Q1)(Q2)의 각 게이트에 가해지는 조건이 같으므로, 각각의 실효저항은 같게 되며(즉, REQ1=REQ2), 접지를 통하여 흐르는 전류는 0이므로 피이드 백 전류(If)와 입력전류(Ii) 또한 같은 전류가 된다.
따라서, 상기의 식에 의하여 REQ1=REQ2=Vc, R16/(VREF-Vc)가 된다.
위의 식에서 비반전(+)입력전압(Vc)에 대해 기준전압(VREF)이 충분히 크면 전계효과 트랜지스터(Q1)(Q2)의 각 드레인과 소오스간의 실효저항(REQ)은 비반전(+) 입력전압(Vc)에 대해 거의 직선적으로 변하게 되고, 따라서 입력전압(VIN)과 출력전압(Vout)과의 관계는 Vout=Vin, (REQ/(R17+REQ))가 되므로, 결국 출력전압(Vout)이 전계효과 트랜지스터(Q2)의 드레인과 소오스간의 실효저항(REQ)에 따라서 변하게 된다. 한편, 연산증폭기(OP2)의 비반전(+)입력단에 인가된 D/A 변환부(3)의 출력전압이 초기치 전압보다 직선적으로 증가됨에 따라 전계효과 트랜지스터(Q1)(Q2)의 드레인과 소오스간의 실효저항(REQ)도 직선적으로 증가하게 되고, 이에 의해 출력전압(Vout)이 초기치에 대한 출력전압보다 직선적으로 증가하게 된다.
또한, 스위치부(1)내의 제어스위치(SW2)를 한번 누를때 마다 2진계수(CON)의 하강계수제어단자(CD)에 하나의 정극성 임펄스가 인가되고 이에 따라 2진계수(CON)의 출력이 초기치에서 하나씩 감소하게 되어 앞에서 설명한 바와 같은 회로동작으로 출력전압(Vout)이 초기치에 대한 출력전압보다 직선적으로 감소하게 된다.
이와 같이 본 고안은 간단한 회로 구성에 의해 제품의 원가절감에 기여할 수 있음은 물론 전자식으로 내구성이 높고 제어회로에 높은 주파수를 클럭을 사용하지 않으므로 클럭잡음이 발생하지 않아서 음향기기의 음질이 향상되는 등의 잇점을 가진 유용한 고안이다.
Claims (1)
- 낸드게이트(ND1-ND4), 저항(R1-R4) 및 제어스위치(SW1)(SW2)로 된 스위치부(1)의 각 출력이 2진계수(CON)의 상승계수 및 하강계수제어단자(CU)(CD)에 각각 인가되게 연결하고, 그 초기치제어입력단자(CI)로는 B+전압이 저항(R5) 및 콘덴서(C1)를 매기하여 인가되게 연결하며, 그 초기치제어입력단자(CI)로는 B+전압이 저항(R5) 및 콘덴서(C1)를 매개로 인가되게 연결하며, 상기의 2진계수기(CON)의 각 입력단자(D1-D4)로는 초기치설정부(2)의 출력이 인가되게 연결하고, 그 출력단자(D1-D4)를 통한 출력이 사다리형 저항(R6-R15) 및 연산증폭기(OP1)로된 D/A 변환부(3)에 인가되게 연결하며, 이 D/A 변환부(3)의 출력이 연산증폭기(OP2)와 이연산증폭기(OP2)의 출력에 의해 구동제어되는 전계효과 트랜지스터(Q1)(Q2)로된 전압제어부(4)에 인가되게 구성함을 특징으로 하는 전자식 가변저항.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2019870011700U KR900002019Y1 (ko) | 1987-07-16 | 1987-07-16 | 전자식 가변저항 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2019870011700U KR900002019Y1 (ko) | 1987-07-16 | 1987-07-16 | 전자식 가변저항 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR890003735U KR890003735U (ko) | 1989-04-13 |
KR900002019Y1 true KR900002019Y1 (ko) | 1990-03-12 |
Family
ID=19265341
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR2019870011700U KR900002019Y1 (ko) | 1987-07-16 | 1987-07-16 | 전자식 가변저항 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR900002019Y1 (ko) |
-
1987
- 1987-07-16 KR KR2019870011700U patent/KR900002019Y1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR890003735U (ko) | 1989-04-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5945859A (en) | Trigger voltage controllable Schmitt trigger circuit | |
JPS63115213A (ja) | 定電圧電源回路 | |
US5235218A (en) | Switching constant current source circuit | |
EP0251690B1 (en) | Circuits with multiple controlled gain elements | |
EP0466145A2 (en) | D/A converter | |
KR900002019Y1 (ko) | 전자식 가변저항 | |
US5030848A (en) | Precision voltage divider | |
US4408094A (en) | Output circuit | |
US4110704A (en) | Astable multivibrator with temperature compensation and requiring a single supply voltage | |
US5010577A (en) | Electronic volume device | |
US7023263B2 (en) | Low pass filter | |
KR940005337Y1 (ko) | 문턱전압 조정 가능한 파형 정형회로 | |
JP2577938Y2 (ja) | 信号伝送装置 | |
US4546270A (en) | Sample and hold droop compensation circuit | |
KR870003643Y1 (ko) | 음량 가변 회로 | |
KR880001797B1 (ko) | 디지탈 볼륨 조절 회로 | |
JP2976439B2 (ja) | 多利得増幅器 | |
KR900005654Y1 (ko) | 저역통과 필터의 통과 대역 조절회로 | |
JPS5799029A (en) | Input device for electronic watch | |
KR930005938Y1 (ko) | 통신용 샘플앤드 홀드 회로 | |
JPS56107627A (en) | Pulse generating circuit | |
KR860000432Y1 (ko) | 앰프출력 표시용 메터의 구동장치 | |
SU1707789A1 (ru) | Устройство дл контрол сопротивлени резистивного элемента | |
KR910006482B1 (ko) | 전자볼륨장치 | |
US4525679A (en) | High gain amplifying stage by output conductance cancellation |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
REGI | Registration of establishment | ||
FPAY | Annual fee payment |
Payment date: 20010227 Year of fee payment: 12 |
|
LAPS | Lapse due to unpaid annual fee |