KR940005242B1 - 액티브 매트릭스형 액정표시장치 - Google Patents

액티브 매트릭스형 액정표시장치 Download PDF

Info

Publication number
KR940005242B1
KR940005242B1 KR1019910008017A KR910008017A KR940005242B1 KR 940005242 B1 KR940005242 B1 KR 940005242B1 KR 1019910008017 A KR1019910008017 A KR 1019910008017A KR 910008017 A KR910008017 A KR 910008017A KR 940005242 B1 KR940005242 B1 KR 940005242B1
Authority
KR
South Korea
Prior art keywords
liquid crystal
data
bit
gradation
digital image
Prior art date
Application number
KR1019910008017A
Other languages
English (en)
Other versions
KR910020627A (ko
Inventor
고이찌 가사하라
Original Assignee
가부시끼가이샤 도시바
아오이 죠이찌
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP3052090A external-priority patent/JPH04287090A/ja
Application filed by 가부시끼가이샤 도시바, 아오이 죠이찌 filed Critical 가부시끼가이샤 도시바
Publication of KR910020627A publication Critical patent/KR910020627A/ko
Application granted granted Critical
Publication of KR940005242B1 publication Critical patent/KR940005242B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2011—Display of intermediate tones by amplitude modulation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

내용 없음.

Description

액티브 매트릭스형 액정표시장치
제1도는 본 발명의 제1실시예에 관련되는 액티브 매트릭스형 액정표시장치의 구동회로를 나타내는 회로구성도.
제2도는 제1도, 제6 및 제8도의 구동회로에 있어서의 각종 신호 파형도.
제3도는 제1도의 구동회로에 있어서의 각종 신호파형도.
제4도는 제1도의 구동회로를 이용한 때의 화소에 공급되는 전압을 나타내는 전압파형도.
제5도는 본 발명의 제2실시예에 관련되는 액티브 매트릭스형 액정표시장치의 구동회로를 나타내는 회로 구성도.
제6도는 본 발명의 제3실시예에 관련되는 액티브 매트릭스형 액정표시장치의 구동회로를 나타내는 회로구성도.
제7도는 본 발명의 제4실시예에 관련되는 액티브 매트릭스형 액정표시장치의 구동회로를 나타내는 회로 구성도.
제8도는 본 발명의 제5실시예에 관련되는 액티브 매트릭스형 액정표시장치의 구동회로를 나타내는 회로구성도.
제9도는 제8도의 구동회로에 있어서의 각종 신호파형도.
제10도는 본 발명의 제6실시예에 관련되는 액티브 매트릭스형 액정표시장치의 구동회로를 나타내는 회로구성도.
제11도는 액티브 매트릭스형 액정표시장치를 나타내는 평면도.
제12도는 종래의 디지틀적으로 구성된 신호선 구동회로를 나타내는 회로구성도.
제13도는 제12도의 신호선 구동회로에 있어서의 표시계조수와 액정구동전압의 레벨수와의 관계를 나타내는 설명도.
* 도면의 주요부분에 대한 부호의 설명
1 : 직병렬변환회로 21, 22…2n : 디코더
31, 32…3n : 전압선택회로 4 : 수평스타트신호 입력단자
5 : 수평시프트클럭 입력단자
60, 61, 62…6m-1 : m비트계조디지틀화상신호 입력단자
9 : 방향파전압발생회로
11, 111, 112…11n, 14, 141, 142…14n : AND게이트
12, 121, 122…12n : 2진전 가산기(덧셈기)
13 : 덧셈제어신호 입력단자
15, 151, 152…15n : NAND게이트
V1, V2…Vk, Vk+1 : 액정구동전압군
본 발명은 액티브 매트릭스형 액정표시장치에 관련되며, 특히 그 신호선 구동회로에 관한 것이다.
근래 퍼스널컴퓨터와 워크 스테이션(work station)에 적합한 고정밀도의 액티브 매트릭스형 액정표시장치가 개발되고 있다.
이 종류의 액정표시장치는 액정패널안에 신호선 및 주사선이 매트릭스상으로 형성되고 그들 교차점에 화소전극 및 박막트랜지스터등의 스위치소자가 설치되어 그 스위치소자를 1수평라인마다 차례로 온, 오프 구동함에 따라 화소전극에 신호전압을 선택적으로 공급하고, 화소전극과 대향전극 사이에 끼워진 액정을 유도방출하여 액정층을 통과하는 빛을 신호전압으로 변조함에 따라 다계조 혹은 풀칼라의 화상표시를 실시하는 것이다.
그런데 신호전압의 공급은 액정패널에 접속된 신호선 구동회로에 의해 실시된다.
이 신호선 구동회로는 크게 나누어 아날로그 화상신호를 입력으로 해서 그 신호전압을 차례로 샘플·홀드하는 것으로 1수평라인분의 병렬화상신호를 얻고 이것을 출력단자로부터 출력하는 내부가 아날로그적으로 구성된 것과, 디지틀 화상신호를 입력으로 해서 이 디지틀값을 내부에서 처리함에 따라 1수평라인분의 병렬 아날로그 화상신호를 얻고 이것을 출력단자로부터 출력하는 내부가 디지틀적으로 구성된 것이 있다.
이 디지틀적으로 구성된 신호선 구동회로로서는 예를 들어 일본 특개소 63-161495호 공보에 개시된 것이있다.
그리고 제12도에 종래의 디지틀적으로 구성된 신호선 구동회로를 나타낸다.
이 신호선 구동회로의 내부는 주로 직병렬변환회로(1)와 복수의 디코더(21, 22…2n), 전압선택회로(32, 32…3n)로 구성되어 있다.
직병렬변환회로(1)의 내부에 대해서의 상세한 설명은 생략하는데 주로 시프트레지스터, 래치등으로 구성되어 있다.
그리고 이 직병렬변환회로(1)의 단자(6)로부터 입력되는 다계조 디지틀 화상신호(휘도계조 m비트)는 단자(5)로부터 입력되는 스프트클럭(CPH) 및 단자(4)로부터 입력되는 수평스타트신호(STH)의 제어에 의해 액정패널의 복수의 신호선에 동시에 신호전압을 공급할 수 있도록 직병렬 변환되고 액정패널내의 화소에 대응한 m비트계조데이터가 되어 디코더(21, 22…2n)로 인도된다.
여기에서 m비트계조데이터는 디코더(21, 22…2n)에 의해 복호화되어 전압선택회로(31, 32…3n)의 내부에 있는 다수의 스위치(7)를 온·오프 제어한다.
전압선택회로(31, 32…3n)에는 공통으로 액정구동전압(V1, V2…Vx)가 공급되어 있고 디코더(21, 22…2n)의 출력에 따라서 이들 구동전압의 어느쪽인가 한가지 선택되어 출력단자(81, 82…8n)로 출력된다.
액정패널은 교류구동이 필요한 것에서 상기의 액정구동전압(V1, V2…Vx)의 수는 직류로 공급되는 경우에는 x=2×2m이며 2가지의 레벨을 갖는 방형파전압으로 공급되는 경우에는 x=2m이다.
제12도의 단자 DF에 디코더(21, 22…2n)로의 입력은 액정구동전압(V1, V2…Vx)가 직류로 공급되는 경우에 이용되고 어떤 주기(예를 들어 프레임주기)마다 같은 계조데이터입력에 대해서도 다른 디코드출력을 얻어 액정의 교류구동에 대응하기 위한 것이다.
이상 설명한 디지틀구성신호선 구동회로에서는 m비트의 디지틀화상신호 입력에 대하여 2m종류의 2값 액정구동전압이 선택, 출력되어 액정패널에 공급된다.
액정패널내의 화소에 대응하여 예를 들어 적, 녹, 청으로 이루어지는 칼라필터가 칼라패널에 이 디지틀구성 신호선 구동회로로부터 출력되는 신호전압이 공급된 경우에는 표시할 수 있는 색수는 (2m)3색이 된다.
구체적으로는 3비트(8계조)의 디지틀화상신호로 적, 녹, 청 칼라필터 부착 패널을 구동한 경우에는 512색을 표시할 수 있다.
상기 종래의 신호선 구동회로에 있어서 예를 들어 m=3비트, 즉 8계조표시의 경우에 대하여 생각해보면 액정패널은 교류구동이 필요한 것에서 액정구동전압의 레벨수는 제13도에 나타낸 바와 같이 액정패널의 대향전극전압(VCOM)의 상하에 각 8레벨(V1P∼V8P 및 V1N∼V8N)을 설치하고, 예를 들어 프레임주기(T)마다 번갈아 공급하는 방법을 이용하기 때문에 합계 16레벨이 필요하고, 제12도의 전압선택회로 (31, 32…3n)의 스위치(7)의 수는 액정구동전압(V1, V2…Vx)가 직류인 경우에는 16개를 필요로 하고 2값을 갖는 방형파전압의 경우에도 8개를 필요로 한다.
이와 같이 종래의 디지틀구성신호선 구동회로에 있어서는 전압선택회로(31, 32…3n)의 각각을 구성하는 스위치(7)의 수가 적어도 표시계조수 만큼은 필요했다.
따라서 표시계조수를 크게 하려하면 스위치(7)의 수가 늘고 회로의 LSI화 때에 칩사이즈(chip size)가 증대하여 비용이 높아지는 과제가 발생하고 있었다.
제1의 발명은 20, 21, 22…2m-1수로 구성되는 m비트계조디지틀화상신호를 1라인분마다 직병렬변환하여 화소계조데이터로 변화시키는 직병렬변환회로와, 전술한 화소계조데이터를 복호화하는 복수의 디코더와, 각 표시계조에 대응한 복수의 액정구동전압을 발생하는 전압발생회로와, 전술한 디코더의 출력에 따라서 전술한 액정구동전압의 하나를 선택해서 출력하는 복수의 전압선택회로를 갖는 구동회로를 구비한 액티브 매트릭스형 액정표시장치에 있어서, 화소의 표시계조에 관련하여 전술한 전압선택회로가 전술한 복수의 액정구동전압의 하나를 선택해서 출력하는 경우와, 레벨이 서로 이웃하는 2가지의 액정구동전압을 소정기간마다 번갈아 선택해서 출력하는 경우가 존재하도록 구성, 제어되어 이루어지는 액티브 매트릭스형 액정표시장치이다.
제2의 발명은 제1의 발명에 있어서 전술한 화소계조데이터중 최하위비트를 제외한 (m-1)비트계조데이터에 대하여 전술한 최하위비트의 데이터내용에 따라서 소정기간마다 LSB의 데이터 덧셈 또는 뺄셈을 실시한 후 이 (m-1)비트계조데이터를 전술한 디코더에 공급하는 액티브 매트릭스형 액정표시장치이다.
제3의 발명은 제1의 발명에 있어서 전술한 m비트계조디지틀화상신호중 최하위비트를 제외한 (m-1)비트계조디지틀화상신호에 대하여 전술한 최하위비트의 데이터내용에 따라서 소정기간마다 LSB의 데이터 덧셈 또는 뺄셈을 실시한 후 이 (m-1)비트계조디지틀화상신호를 전술한 직병렬변환회로에 공급하는 액티브 매트릭스형 액정표시장치이다.
제4의 발명은 20, 21, 22…2m-1수로 구성되는 m비트계조디지틀화상신호를 1라인분마다 직병렬변환하여 화소계조데이터로 변환시키는 직병렬변환회로와, 전술한 화소계조데이터를 복호화하는 복수의 디코더와, 각 표시계조에 대응한 복수의 액정구동전압을 발생하는 전압발생회로와, 전술한 디코더의 출력에 따라서 전술한 액정구동전압의 하나를 선택해서 출력하는 복수의 전압선택회로를 갖고, 전술한 m비트계조디지틀화상신호중 최하위비트를 제외한 (m-1)비트계조데이터를 전술한 디코더에 공급함과 동시에 전술한 최하위비트의 데이터내용에 따라서 전술한 (m-1)비트계조데이터에 대하여 소정기간마다 1LSB의 데이터 덧셈 또는 뺄셈을 실시함에 따라 화소의 표시계조에 관련하여 전술한 복수의 액정구동전압의 하나를 선택해서 출력하는 경우와, 레벨이 서로 이웃하는 2가지의 액정구동전압을 소정기간마다 번갈아 선택해서 출력하는 경우가 존재하도록 구성, 제어되어 이루어지는 구동회로를 구비한 액티브 매트릭스형 액정표시장치에 있어서, 전술한 (m-1)비트계조데이터가 최대값 또는 최소값인 경우에 한하여 전술한 덧셈 또는 뺄셈을 중지하는 액티브 매트릭스형 액정표시장치이다.
제5도의 발명은 20, 21, 22…2m-1수로 구성되는 m비트계조디지틀화상신호중 최하위비트를 제외한 (m-1)비트계조디지틀화상신호를 1라인분마다 직병렬변환하여 화소계조데이터로 변화시키는 직병렬변환회로와, 전술한 화소계조데이터를 복호화하는 복수의 디코더와, 각 표시계조에 대응한 복수의 액정구동전압을 발생하는 전압발생회로와, 전술한 디코더의 출력에 따라서 전술한 액정구동전압의 하나를 선택해서 출력하는 복수의 디코더와, 각 표시계조에 대응한 복수의 전압선택회로를 갖고, 전술한 최하위비트의 데이터내용에 따라서 전술한 (m-1)비트계조디지틀화상신호에 대하여 소정기간마다 1LSB의 데이터 덧셈 또는 뺄셈을 실시함에 따라 화소의 표시계조에 관련하여 전술한 복수의 액정구동전압의 하나를 선택해서 출력하는 경우와, 레벨이 서로 이웃하는 2가지의 액정구동전압을 소정기간마다 번갈이 선택해서 출력하는 경우가 존재하도록 구성, 제어되어 이루어지는 구동회로를 구비한 액티브 매트릭스형 액정표시장치에 있어서, 전술한 (m-1)비트계조디지틀화상신호가 최대값 또는 최소값인 경우에 한하여 전술한 덧셈 또는 뺄셈을 중지하는 액티브 매트릭스형 액정표시장치이다.
제6의 발명은 20, 21, 22…2m-1수로 구성되는 m비트계조디지틀화상신호를 1라인분마다 직병렬변환하여 화소계조데이터로 변화시키는 직병렬변환회로와, 전술한 화소계조데이터를 복호화하는 복수의 디코더와, 각 표시계조에 대응한 복수의 액정구동전압을 발생하는 전압발생회로와, 전술한 디코더의 출력에 따라서 전술한 액정구동전압의 하나를 선택해서 출력하는 경우와, 레벨이 서로 이웃하는 2가지의 액정구동전압을 소정기간마다 번갈아 선택해서 출력하는 경우가 존재하도록 구성, 제어되어 이루어지는 구동회로를 구비한 액티브 매트릭스형 액정표시장치에 있어서, 상기 m비트계조디지틀화상신호에 대하여 (m-1)비트의 디코더수에 1을 더한 수의 전술한 액정구동전압중에서 하나를 선택해서 출력하는 전압선택회로를 구비해서 이루어지는 액티브 매트릭스형 액정표시장치이다.
제7의 발명는 제6의 발명에 있어서 전술한 화소계조데이터중 최하위비트를 제외한 (m-1)비트계조데이터에 대하여 전술한 최하위비트의 데이터내용에 따라서 소정기간마다 1LSB의 데이터 덧셈 또는 뺄셈을 실시한 후(m-1)비트 데이터와 1비트의 자릿수올림 또는 자릿수빌림 데이터로 이루어지는 연산결과데이터를 전술한 디코더에 공급하여 그 디코더 출력신호에 따라 전술한 전압선택회로내에 설치된 (m-1)비트의 디코더수에 1을 더한 수의 스위치를 개폐제어하는 액티브 매트릭스형 액정표시장치이다.
제8의 발명은 제6의 발명에 있어서 전술한 m비트계조디지틀화상신호중 최하위비트를 제외한 (m-1)비트계조디지틀화상신호에 대하여 전술한 최하위비트의 데이터내용에 따라서 소정기간마다 1LSB에 데이터 덧셈 또는 뺄셈을 실시한 후(m-1)비트계조디지틀화상신호와 1비트의 자릿수올림 또는 자릿수빌림 데이터로 이루어지는 연산결과데이터를 전술한 직병렬변환회로를 통하여 전술한 디코더에 공급하여 그 디코더 출력신호에 의해 전술한 전압선택회로내에 설치된 (m-1)비트의 디코더수에 1을 더한 수의 스위치를 개폐제어하는 액티브 매트릭스형 액정표시장치이다.
제9의 발명은 복수비트로 이루어지는 디지틀화상신호를 받아서 디 디지틀계조화상신호에 기인하여 복수의 신호전압중에서 소정의 대응하는 전압을 선택해서 화소에 공급하는 액티브 매트릭스형 액정표시장치에 있어서, 전술한 복수비트로 이루어지는 디지틀계조화상신호의 논리적 표시계조수보다도 화소의 표시가능계 조수가 적은 액티브 매트릭스형 액정표시장치이다.
본 발명에 따르면 액티브 매트릭스형 액정표시장치를 위한 디지틀 구성신호선 구동회로에 있어서 미리 준비된 레벨이 서로 이웃하는 2가지의 액정구동전압을 전압선택회로가 소정기간마다 번갈아 선택하여 출력하게 했기 때문에 액정구동전압선택스위치를 거친 후에 시간평균으로 해서 양레벨의 중간레벨인 액정구동전압을 얻을 수 있다.
이 때문에 전압선택회로내의 액정구동전압선택용 스위치의 수를 표시계조수의 약 절반으로 줄일 수 있어서 싼값의 구동용 LSI를 얻을 수 있다.
이하 도면을 참조하여 각 청구항에 대응하는 각 실시예에 대하여 상세하게 설명한다.
그전에 먼저 본 발명의 액티브 매트릭스형 액정표시장치에 대하여 개략 설명하면 본 발명에 의한 액티브 매트릭스형 액정표시장치는 제11도에 나타낸 바와 같이 구성되어 있다.
즉 액정패널(200)내에 신호선(202) 및 주사선(204)이 매트릭스상으로 형성되고 그들 교차점에서 화소전극(210) 및 박막트랜지스터(212)로 이루어지는 스위치소자가 설치되어 그 스위치소자를 주사선구동회로(230)에 의하여 1수평라인마다 차례로 온, 오프 구동함에 따라 신호선 구동회로(220)로부터 신호선(202)에 공급되는 신호전압을 소정의 화소전극(2100에 선택적으로 공급하고, 화소전극(210)과 대향전극(214) 사이에 협지된 액정(216)을 여기하여 액정층을 통과하는 빛을 신호전압으로 변조함에 따라 다계조의 화상표시를 실시한다.
그리고 본 발명은 전술한 신호선 구동회로를 개량한 것으로 이하에 신호선 구동회로의 각 실시예에 대하여 서술하기로 한다.
또한 종래에(제12도)의 신호선 구동회로와 대응하는 회로소자에는 동일부호를 붙이고 있다.
본 제1실시예는 청구항(1) 및 (2)에 대응하는 신호선구동회로이며, 제1도에 나타낸 바와 같이 구성되어 있다.
즉 제1도에 있어서, 부호 1은 직병렬변환회로, 21, 22…2n은 디코더, 31, 32…3n은 전압선택회로, 4는 수평스타트신호(STH) 입력단자, 5는 수평시프트클럭 (CPH) 입력단자, 60, 61, 62…6m-1은 비트계조디지틀화상신호 입력단자, 71, 72…7k는 스위치, 81, 82…8n은 출력단자, 9는 액정구동용 방형파전압발생회로, V1, V2…Vk는 액정구동전압발생출력, 10은 방형파전압의 주파수제어신호 입력단자, 111, 112…11n은 AND게이트(논리적회로), 121, 122…12n은 2진전 가산기(2진전 덧셈기), 13은 덧셈제어신호 입력단자이다.
그리고 다음으로 본 제1실시예의 동작에 대하여 설명한다.
제1도에 있어서 20, 21, 22…2m-1수로 구성되는 m비트계조디지틀화상신호가 단자(60, 61, 62…6m-1)로부터 직병렬변환회로(1)에 입력되고, 단자(4) 및 (5)로부터 입력되는 수평스타트신호(STH) 및 수평시프트클럭(CPH)의 제어에 의해 1라인분마다 직병렬변환되어 출력단자(1Q0, 1Q1, 1Q2…1Qm-1), (2Q0, 2Q1, 2Q2…2Qm-1)…(nQ0, nQ1, nQ2…nQm-1)에 m비트계조디지틀화상신호에 따라서 각각 예를 들어 제2도(a) ∼(d)에 나타낸 바와 같은 m비트의 화소계조데이터를 얻는다.
이들 화소계조데이터중 (a)에 나타내는 20수(LSB)를 제외한 (m-1)비트계조데이터는 덧셈기(121, 122…12n)의 피덧셈데이터 입력단자(A0, A1…Am-2)에 각각 공급되고 20수(LSB)데이터는 AND게이트(111, 112…11n)의 한쪽 입력단자에 각각 공급된다.
다른쪽 입력단자에는 각 AND게이트 공통으로 단자(13)로부터 제2도(e)에 나타내어진 바와 같이 소정기간(T1)(예를 들어 2프레임기간)마다 극성이 반전하는 덧셈제어신호가 공급된다.
따라서 각 AND게이트(111, 112…11n)의 출력에는 제2도(f)에 나타내어진 바와 같이 덧셈제어신호(e)의 고레벨기간만 20수데이터(a)가 게이트되어 얻어진다.
이 출력신호(f)는 덧셈기(121, 122…12n)의 덧셈데이터 입력단자(B0)에 공급되고 피덧셈데이터 입력단자 A0, A1…Am-2에 공급되어 있는 제2도(b)∼(d)의 (m-1)비트계조데이터에 대하여 1LBS의 데이터로서 더해진다.
제2도(g) 및 (h)에 덧셈출력중의 21수 및 22수를 나타낸다.
즉 소정기간(T1)마다 20수데이터(a)의 내용에 따라서 1LSB의 덧셈이 실시한다.
이들 덧셈출력은 (m-1)비트 디코더(21, 22…2n)의 입력단자(A0, A1…Am-2)에 공급되어 각각 복호화되고 전압선택회로(31, 32…3n)내의 스위치(71, 72…7k)를 온·오프 제어한다.
그리고 스위치(71, 72…7k)의 입력측에 공급되어 있는 화상신호레벨에 대응하는 것을 선택해서 출력단자(81, 82…8n)으로부터 각각 출력시킨다.
이때 스위치(71, 72…7k)의 입력측에 공급되어 있는 액정구동용의 방형파전압은 제3도의 V1, V2…Vk에 나타낸 바와 같이 각 방형파전압에 공통의 중심전압 (Vsc)의 상하에 절대값이 같은 2가지의 레벨(V1P와 V1N), (V2P와 V2N)…(VkP와 VkN)을 소정시간(T2)마다 번갈아 취한다.
이 소정시간(T2)은 액정표시장치의 구동방식에 의해 결정되지만 프레임주기(혹은 그 정수배) 또는 라인주기(혹은 그 정수배)가 바람직하다.
제1도의 단자(10)에 T2를 제어하는 신호가 공급된다.
액정구동용의 방형파전압(V1, V2…Vk)의 수 및 스위치(71, 72…7k)의 수(k의 값)는 표시계조수에 의하여 결정되지만 본 제1실시예에 있어서는 후술한 바와 같이 표시계조수의 절반으로 좋다.
예를 들어 15계조표시를 실시하는 경우에는 액정구동전압(V1, V2…V8) 및 스위치(71, 72…78)을 설치하면 좋다.
즉 디코더입력은 2진전 가산기의 캐리를 무시하기 때문에 m비트계조디지틀화상신호입력으로 하면 계조수 2m-1의 표시가 가능하고, 또 전압선택회로내의 스위치는 2m-1개 설치하면 좋다.
다음으로 제1도의 출력단자(81, 82…8n)으로 얻어지는 액정구동출력을 이용하여 구동되는 액정표시장치의 화소에 공급되는 구동전압과 표시계조수에 대하여 설명한다.
제4도(a)∼(d)는 본 제1실시예의 구동회로를 이용하여 액정표시장치를 구동한 경우의 화소에 공급되는 전압 설명하기 위한 전압파형도로 (a)는 제2도(e)에서 설명한 덧셈제어신호이고 소정기간(T1)(예를 들어 2프레임기간)마다 극성은 반전하고 있다.
(b)는 제2도(a)에서 설명한 m비트의 화소계조데이터중의 20수(LSB)데이터이다.
덧셈제어신호(a)의 고레벨기간에 20수(LSB)데이터(b)가 고레벨(데이터 『있음』)로 될 때 예를 들어 제4도의 τ로 나타나는 기간에서는 제2도에서도 설명한 바와 같이 제1도의 디코더(21, 22…2n)로의 입력데이터에 대하여 1LSB의 덧셈이 실시되고 있기 때문에 전압선택회로(31, 32…3n)은 하나 위의 레벨의 액정구동전압을 선택하게 된다.
따라서 일정화소에 공급되는 구동전압은 예를 들어 제4도(c)에 나타낸 바와 같이 화소계조데이터중의 20수 데이터(b)가 저레벨(데이터 『없음』)때에(V1P와 V1N)의 소정기간(T2)(예를 들어 1프레임기간)마다 번갈아 공급되어 있었다고 가정한다.
20수데이터(b)가 고레벨(데이터 『있음』)로 되면 덧셈제어신호(a)가 저레벨기간에서는 액정구동전압에 변화가 없지만, 고레벨기간에서는 하나 위의 레벨의 액정구동전압(V2P)과 (V2N)이 공급된다.
임의의 화소에 대하여 설명하면 제4도(d)에 나타낸 바와 같이 20수데이터(b)가 저레벨(데이터 『없음』)인때, 혹은 덧셈제어신호(a)가 저레벨기간에 액정구동전압(V1P)과 (V1N)이 공급되어 있는 경우 20수데이터 (b)가 고레벨(데이터 『있음』)이 되면 덧셈제어신호(a)의 고레벨기간마다 V(i+1)P와 V(i+1)N이 공급되게 된다(0≤i≤k-1).
즉 20수데이터(b)의 유무에 따라 화소에 공급되는 액정구동전압은 2종류로 제어된다.
따라서 제1도에 있어서의 스위치(71, 72…7k) 및 제3도의 액정구동전압(V1, V2…Vk)에 대하여 본 제1실시예에 따르면 V1, V2…Vk의 전압에 덧붙여 이들 전압의 대략 중간전압을 액정표시장치의 화소에 공급할 수 있다.
지금 k의 값을 8로 하면 15종류의 구동전압을 액정표시장치의 화소에 공급할 수 있어서 15계조표시가 가능하다.
본 제2실시예는 청구항(1) 및 (3)에 대응하는 신호선 구동회로이며, 제5도에 나타낸 바와 같이 구성되고 제1실시예와 대응하는 회로소자에는 동일부호를 붙이고 있다.
제5도에 있어서 부호(1)는 직병렬변환회로, 11은 AND게이트, 12는 2진전 가산기, 13은 덧셈제어신호 입력단자, 60, 61, 62…6m-1은 m비트계조디지틀화상신호 입력단자이다.
본 제2실시예가 앞의 제1실시예와 다른 점은 AND게이트(11) 및 가산기(12)를 직병렬변환회로(1)의 입력측에 설치함에 따라 각각 1회로로 끝나도록 회로의 간략화를 꾀한 점이다.
그리고 다음으로 본 제2실시예의 동작에 대하여 설명한다.
제5도에 있어서 20, 21, 22…2m-1수로 구성되는 m비트계조디지틀화상신호가 단자(60, 61, 62…6m-1)로부터 공급되면 20수(LSB)를 제외한 (m-1)비트계조디지틀화상신호는 가산기(12)의 피덧셈데이터 입력단자(A1, A2…Am-1)에 각각 공급되고 20수(LSB)화상신호는 AND게이트(11)의 한쪽 입력단자에 공급된다.
다른쪽 입력단자에는 단자(13)로부터 제2도(e)에 나타낸 덧셈제어신호가 공급되어 있다.
이 덧셈제어신호(e)의 고레벨기간에 20수(LSB)화상신호가 게이트되고 피덧셈데이터 입력단자(A1, A2…Am-1)에 공급되어 있는 (m-1)비트계조디지틀화상신호에 대하여 단자 (B1)의 데이터가 고레벨이라면 1LSB의 데이터 덧셈이 실시된다.
덧셈출력은 직병렬변환회로(1)의 입력단자(D0, D1…Dm-2)에 공급되어 단자(4) 및 (5)로부터 입력되는 수평스타트신호(STH) 및 수평시프트클럭(CPH)의 제어에 의해 1라인분마다 직병렬변환된다.
이후의 동작은 제1실시예와 같다.
본 제2실시예는 2진전 가산기(12), AND게이트(11)를 직병렬변환회로(1)의 입력측에 설치함에 따라 구동회로의 간략화를 꾀한 것이다.
이 경우 직병렬변환회로(1)내의 시프트레지스터 및 (m-1)비트 디코더(21, 22…2n)는 함께 (m-1)비트 대응으로 좋고, 제12도에 나타나는 종래기술의 구동용 집적회로소자를 이용할 수 있다.
즉 종래 이용하고 있었던 구동용 집적회로소자에 약간의 부가회로를 설치하는 것만으로 표시할 수 있는 계조수를 대폭으로 증가할 수 있는 잇점이 있다.
또한 전술한 제1실시예 및 제2실시예에서는 2진전 가산기를 이용했지만 이에 특정되는 것은아니고 뺄셈기를 이용하여 실시예에서의 덧셈처리로 바꾸어 뺄셈처리를 실시해도 같은 효과가 있다.
또 래치등의 다른 논리회로와 조합시켜서 사용하는 일도 있다.
제1실시예 및 제2실시예에서는 계조디지틀 화상신호가 m비트이면서 표시가능한 계조수는 2m-1이다.
이 때문에 계조디지틀화상신호로서는 표시가능한 비트패턴을 입력하지 않도록 액정표시장치로의 화상신호 공급측에서 배려하는 것이 필요하게 된다.
본 제3실시예에서는 이를 개선해서 어떠한 비트패턴의 화상신호도 입력가능하게 되도록 한 것이다.
본 제3실시예는 청구항(4)에 대응하는 신호선 구동회로이며, 제6도에 나타낸 바와 같이 구성되고 제1실시예(제1도)와 다른 것은 직병렬변환회로(1)와 AND게이트 (111,112…11n)와의 사이에 AND게이트(141, 142…14n) 및 NAND게이트(151, 152, …15n)를 설치한 점이다.
또한 제1실시예와 대응하는 회로소자에는 동일부호를 붙이고 있다.
즉 제6도에 있어서 부호 (1)는 직병렬변환회로, 21,22…2n은 디코더, 5는 수평시프트클럭(CHP)입력단자, 60,61,62…6m-1은 m비트계조디지틀화상신호 입력단자, 9는 액정구동용 방형파 전압발생회로, V1,V2…Vk는 액정구동전압 발생회로출력, 10은 방형파전압의 주파수제어신호 입력단자, 111,112…11n은 AND게이트 (논리적회로), 121,122…12n은 2지전가산기, 13은 덧셈제어신호입력단자, 141,142…14n은 AND게이트, 151,152…15n은 NAND게이트이다.
그리고 다음으로 본 제3실시예의 동작에 대하여 설명한다.
본 제3실시예는 AND게이트(141, 142…14n), NAND게이트(151, 152…15n)의 동작을 제외하고 전술한 제1실시예와 같은동작을 실시한다.
또한 제1실시예의 동작설명에서 사용한 제2도∼제4도를 사용한다.
즉 제6도에 있어서 20, 21, 22…2m-1수로 구성되는 m비트계조디지틀 화상신호가 단자(60, 61, 62…6m-1)로부터 직렬병렬변환회로(1)에 입력되고, 단자(4) 및 (5)로부터 입력되는 수평스타트신호(STH) 및 수평시프트클럭(CPH)의 제어에 의해 1라인분마다 직병렬변환되어 출력단자(1Q0, 1Q1, 1Q2…1Qm-1),(2Q0, 2Q1, 2Q2…2Qm-1)…(nQ0, nQ1, nQ2…nQm-1)에 m비트계조디지틀화상신호에 따라서 각각 예를 들어 제2도(a)∼(d)에 나타내는 바와 같은 m비트의 화소계조데이터를 얻는다.
이들 화소계조데이터중(a)에 나타나는 20수(LSB)를 제외한 (m-1)비트계조데이터는 가산기(121, 122…1n)의 피가산데이터 입력단자(A0, A1…Am-2)에 각각 공급되고, 또 이들 (m-1)비트계조데이터는 NAND게이트(151, 152…15n)으로 공급된다.
한편, 20수(LSB)데이터 및 NAND게이트(151, 52…15n)의 출력은 AND게이트(141, 142…14n)에 입력된다.
20수(LSB)를 제외한 (m-1)비트계조데이터가 최대값인 경우에는 NAND게이트(151, 152…15n)의 작용에 의해 AND게이트(141, 142…14n)의 출력은 20수 데이터의 고레벨, 저레벨에 관계없이 저레벨로 된다.
이 AND게이트(141, 142…14n)의 출력은 AND게이트(111,112…11n)의 한쪽 입력단자에 각각 공급된다.
다른쪽 입력단자에는 각 AND게이트 공통으로 단자(13)로부터 제2도(e)에 나타내어진 바와 같이 소정기간(T1)(예를 들어 2프레임기간)마다 극성이 반전하는 덧셈제어신호가 공급된다.
따라서 각 AND게이트(111, 112…11n)의 출력에는 제2도(f)에 나타내어진 바와 같이 덧셈제어신호(e)의 고레벨기간만 20수 데이터(a)가 게이트되어 얻어진다.
이 출력신호(f)는 가산기(121, 122…12n)의 가산데이터 입력단자(B0)에 공급되어 피가산데이터 입력단자(A0, A1…Am-2)에 공급되어 있는 제2도(b)∼(d)의 (m-1)비트계조데이터에 대하여 1LSB의 데이터로서 더해진다.
제2도(g) 및 (h)에 가산출력중의 21수 및 22수를 나타낸다.
즉 소정기간(T1)마다 20수 데이터(a)의 내용에 따라서 1LSB의 덧셈이 실시된다.
이들 덧셈출력은 (m-1)비트디코더(21, 22…2n)의 입력단자(A0, A1…Am-2)에 공급되어 각각 복호화되고 전압선택회로(31, 32…3n)내의 스위치(71, 72…7K)를 온, 오프 제어한다.
그리고, 스위치(71, 72…7K)의 입력측에 공급되어 있는 방형파전압 발생회로(9)로부터 액정구동용의 방형파전압(V1, V2…VK)중에서 화상신호레벨에 대응하는 것을 선택해서 출력단자(81, 82…8n)으로부터 각각 출력시킨다.
그리고 이 구동회로에 있어서는 2진전덧셈기(121, 122…12n)의 피덧셈데이터 입력단자(A0, A1…Am-2)에 공급되는 (m-1)비트계조데이터가 최대값인 경우에는 NAND게이트(151, 152…15n)의 작용에 의해 AND게이트(141, 142…14n)을 닫고, 20수 데이터가 고레벨로 되어도 소정기간마다의 1LSB의 데이터 덧셈을 정지시킨다.
이에 따라 레벨이 서로 이웃하지 않는 2가지의 액정구동전압, 즉 제3도의 VK와 V1이 번갈아 선택되어 출력되는 케이스를 방지하고 있다.
따라서 액정표시장치는 m비트계조데이터로서 모든 종류의 비트패턴을 받는 것이 가능해져서 m비트계조데이터의 생성측에서 표시불가능한 레벨의 비트패턴을 고려할 필요가 없어진다.
본 제4실시예는 청구항(5)에 대응하는 신호선구동회로이며, 제3실시예와 같은 기능을 갖는 회로를 간략화하여 실현한 것으로 제7도에 나타낸 바와 같이 구성되어 전술한 제3실시예와 대응하는 회로소자에는 동일부호를 붙이고 있다.
즉 1은 직병렬변환회로, 11은 AND게이트 12는 2진전덧셈기, 13은 덧셈제어신호입력단자, 14는 AND게이트, 15는 NAND게이트, 60, 61, 62…6m-1은 비트계조디지틀화상신호입력단자이다.
본 제4실시예에서는 m비트계조디지틀화상신호에 대하여 (m-1)비트계조에 대응할 수 있는 직병렬변환 회로도 좋다.
또한 AND게이트(11) 및 (14)와 NAND게이트(15)가 각각 1회로로 좋은 특징이 있다.
다음으로 본 제4실시예의 동작에 대하여 설명한다.
이 경우에도 제2도 및 제3도를 사용한다.
즉 제7도에 있어서 20, 21, 22…2m-1수로 구성되는 m비트계조디지틀 화상신호가 입력단자(60, 61, 62…6m-1)로 부터 공급되면 2°수를 제외한 (m-1)의 비트계조디지틀화상신호는 덧셈기(12)의 피덧셈데이터입력단자(A0, A1…,Am-2)에 공급된다.
또 이들 20수를 제외한 (m-1)비트계조디지틀화상신호는 NAND게이트(15)에 입력된다.
NAND게이트(15)의 출력은 AND게이트(14)이 한쪽 입력단자에 더해지고, 또 AND게이트(14)의 다른쪽 입력단자에는 2°(LSB)화상신호가 공급된다.
AND게이트(14)의 출력은 AND게이트(11)의 한쪽 입력단자에 공급되고, 또 AND게이트(11)의 다른쪽 입력단자에는 단자(13)로부터 제2도(e)에 나타난 덧셈제어신호가 공급되어 있다.
이 덧셈제어신호의 고레벨기간에 전술한 2°수(LSB)화상신호가 게이트되고, 덧셈기(12)의 덧셈데이터입력단자(B0)에 공급되며, 피덧셈데이터입력단자 A0, A1…Am-2에 공급되어 있는 (m-1)비트계조디지틀화상신호에 대하여 입력단자(B0)의 데이터가 고레벨이라면 1LSB의 데이터덧셈이 실시된다.
덧셈출력은 직병렬변환회로(1)의 입력단자(D0, D1…Dm-2)에 공급되고 단자(4) 및 (5)로부터 입력되는 수평스파트신호(STH) 및 수평시프트럭(CPH)의 제어에 의해 1라인분마다 직병렬변환된다.
이 직병렬변환된 출력은 (m-1)비트디코더(21, 22…2n)은 입력단자(A0, A1…Am-2)에 공급되어 각각 복호화되고 전압선택회로(31, 32…3n)내의 스위치(71, 72, 7K)를 온, 오프제어한다.
그리고, 스위치(71, 72…7K)의 입력측에 공급되어 있는 방형파전압발생회로 (9)에서 액정구동용의 방형파전압(V1, V2…VK)중에서 화상신호레벨에 대응하는 것을 선택해서 출력단자(81, 82…8n)으로 부터 각각 출력시킨다.
이때 (m-1)비트계조디지틀화상신호가 최대값인 경우에는 NAND게이트(15)의 작용에 의해 AND게이트(14)를 닫고, 2°수 데이터가 고레벨로 되어도 1LSB이 데이터 덧셈을 정지시킨다.
이에 따라 레벨이 서로 이웃하지 않는 2가지의 액정구동전압, 즉 제3도의 VK와 V1이 번갈아 선택되어 출력되는 케이스를 방지하고 있다.
본 제4실시예에서는 2진전덧셈기(12), AND게이트(11) 및 (14)와 NAND게이트 (15)를 직병렬변환회로(1)의 입력측에 설치함에 따라 구동회로의 간략화를 꾀한 것이다.
이 경우 직병렬변환회로(1)내의 시프트레지스터 및 (m-1)비트디코더(21, 22…2n)는 함께 (m-1)비트대응으로 좋고 제12도에 나타내는 종래기술의 구동용집적회로소자를 이용할 수 있다.
즉 제2실시예와 같이 종래 이용하고 있던 구동용 직접회로소자에 약간의 부가회로를 설치하는 것 만으로 표시할 수 있는 계조수를 대폭으로 증가시킬 수 있는 잇점이 있다.
또한 상기 제3 및 제4실시예에서는 2진전덧셈기를 이용했지만 이에 특정되는 것은 아니고 뺄셈기를 이용해서 각 실시예에서의 덧셈처리로 바꾸어서 뺄셈처리를 실시해도 같은 효과를 얻을 수 있다.
이때 피뺄셈데이터가 되는 (m-1)비트계조디지틀화상신호가 최소값인 경우에는 1LSB의 뺄셈을 정지시키는 게이트회로를 뺄셈기에 부가하면 좋다.
또 래치등의 다른 논리회로와 조합시켜 사용해도 좋다.
제1 내지 제4실시예에서는 m비트계조디지틀화상신호의 입력을 받으면서 2m-1개의 계조밖에 선택할 수 없었지만 본 제5실시예는 2m개의 계조를 선택할 수 있게 한 것이다.
본 제5실시예는 청구항(6) 및 (7)에 대응하는 신호선구동회로이며, 제8도에 나타낸 바와 같이 구성되고 제1실시예(제1도)와 비교하여 특히 전압선택회로내의 스위치수를 하나 증가시킨 것이다.
또한 상기 제1실시예와 대응하는 히로소자에는 동일부호를 붙이고 있다.
즉 부호(1)은 직병렬변환회로, 21, 22…2n은 디코더, 31, 32…3n은 전압선택회로, 4는 수평스타트신호(STH)입력단자, 5는 수평시프트클럭(CPH)입력단자, 60, 61, 62…6n-1은 m비트계조디지틀화상신호입력단자, 71, 72…7K, 7K+1은 스위치, 81, 82…8n은 출력단자, 9는 액정구동용방형파전압발생회로, V1, V2…VK, VK+1은 액정구동전압발생출력, 10은 방형파전압의 주파수제어신호입력단자, 111, 112…11n은 AND게이트, 121, 122…12n은 2진전덧셈기, 13은 덧셈제어신호입력단자이다.
그리고 다음으로 본 제5실시예의 동작에 대하여 설명하는데 대부분이 상기 제1실시예와 같기 때문에 설명이 중복되지만 이하 서술하기로 한다.
또 제1실시예의 동작설명에서 이용한 제2도도 똑같이 덧붙여 참조한다.
제8도에 있어서 20,21, 22…2m-1수로 구성되는 m비트계조디지틀화상신호가 단자 60, 61, 62…6m-1로 부터 직병렬변환회로(1)에 입력되고, 단자(4) 및 (5)로부터 입력되는 수평스타트신호(STH) 및 수평시프트클럭(CPH)의 제어에 의해 1라인분마다 직병렬변환되어 출력단자(1Q0,1Q1,1Q2…1Qm-1), (2Q0,2Q1,2Q2…2Qm-1)…(nQ0,nQ1, nQ2,…nQm-1)에 각각 예를 들어 제2도(a)∼(d)에 나타낸 바와 같은 m비트의 화소계조데이터를 얻는다.
이들 화소계조데이터중 (a)에 나타나는 20수(LSB)를 제외한 (m-1)비트계조데이터는 덧셈기(121, 122…12n)의 피덧셈데이터입력단자(A0, A1…Am-2)에 각각 공급되고, 전술한 20수 (LSB)데이터는 AND 게이트(111, 112…11n)의 한쪽 입력단자에 각각 공급된다.
다른쪽 입력단자에는 각 AND게이트 공통으로 단자(13)로부터 제2도(e)에 나타내어진 바와 같이 소정기간(T1)(예를 들어 2프레임기간)마다 극성이 반전하는 덧셈제어신호가 공급된다.
따라서 각 AND게이트의 출력에는 제2도(f)에 나타내어진 바와 같이 덧셈제어신호(e)의 고레벨 기간만 20수 데이터(a)가 게이트되어 얻어진다.
이 출력신호(f)는 덧셈기(121, 122…12n)의 덧셈데이터입력단자(B0)에 공급되고, 피덧셈데이터입력단자(A0, A1…Am-2)에 공급되어 있는 제2도(b)∼(d)의 (m-1)비트계조데이터에 대하여 1LSB의 데이터로서 더해진다.
제2도(g) 및 (h)에 덧셈출력중의 21수 및 22수를 나타낸다.
즉 소정기간(T1)마다 20수 데이터(a)의 내용에 따라서 1LSB의 덧셈이 실시된다.
이때 제2도(b)∼(d)의 (m-1)비트계조데이터가 최대값인 경우에는 1LSB의 덧셈결과로서 자릿수올림데이터가 덧셈기(121, 122…12n)의 캐리단자 Cm-2에 출력된다.
이들 (m-1)비트계조데이터(g), (h)…및 1비트의 자릿수올림데이터로 이루어지는 덧셈결과데이터는 m비트디코더(21, 22…2n)의 입력단자(A0, A1…Am-1)에 공급되어 각각 복호화하고, 전압선택회로(31, 32…3n)내의 스위치(71, 72…7K, 7K+1)를 온, 오프 제어한다.
그리고 스위치(71, 72…7K, 7K+1)의 입력측에 공급되어 있는 방형파전압발생회로(9)로부터 액정구동용의 방형파전압(V1, V2…VK, VK+1)중에서 화상신호레벨에 대응하는 것을 선택해서 출력단자(81, 82…8n)으로 각각 출력시킨다.
이때 스위치(71, 72…7K, 7K+1)의 입력측에 공급되어 있는 액정구동용의 방형파전압은 제9도의 V1, V2…VK, VK+1에 나타낸 바와 같이 각 방형파전압에 공통의 중심전압(Vsc)의 상하에 절대값이 2가지의 레벨(VIP와 VIN), (V2P와 V2N)…(VKP와 VKN), (VK+1P와 VK+1N)을 소정시간(T2)마다 번갈아 취한다.
이 소정기간(T2)은 액정표시장치의 구동방식에 의해 결정되지만 프레임주기(혹은 그 정수배) 또는 라인주기(혹은 그 정수배)가 바람직하다.
제8도의 단자(10)에 T2를 제어하는 신호가 공급된다.
상기 액정구동용의 방형파전압(V1, V2…VK,VK+1)의 m비트계조디지틀화상신호에 대하여 (m-1)비트의 디코드수(K)에 1을 더한 수이다.
예를 들어 3비트계조(8계조)화상신호에 대해서는 5이고 4비트계조(16계조)화상신호에 대해서는 9이다.
즉 본 제5실시예에 있어서는 표시계조수의 약 반수의 액정구동전압 및 스위치를 설치하는 것만으로 좋다.
20수 데이터(b)에 유무에 의해 화소에 공급되는 액정구동전압은 2종류로 제어된다.
따라서 제8도에 있어서의 스위치(71, 72…7K, 7K+1) 및 제9도의 액정구동전압(V1, V2…VK, VK+1)에 대하여 본 제5실시예에 의하면 V1, V2…VK, VK+1의 전압에 해서 이들 전압의 대략 중간전압을 액정표시 장치의 화소에 공급할 수 있다.
따라서 전술한 바와 같이 각각 9개의 스위치 및 액정구동전압을 설치함에 따라 16계조표시가 가능하다.
본 제6실시예는 청구항(6)(8)에 대응하는 신호선구동회로이며, 제5실시예와 같은 기능을 보다 간략화한 구성으로 실현한 것으로 제10도에 나타낸 바와 같이 구성되고 전술한 제5실시예와 대응하는 회로소자에는 동일부호를 붙이고 있다.
즉 부호(1)는 직병렬변환회로, 11은 AND게이트, 12는 2진전덧셈기, 13은 덧셈제어신호입력단자, 21, 22…2n은 디코더, 31, 32…3n은 전압선택회로, 4는 수평스타트신호(STH)입력단자, 5는 수평시프트클럭(CPH)입력단자, 60, 61, 62…6m-1은 비트계조디지틀화상신호력단자, 71, 72…7K, 7K+1은 스위치, 81, 82…8n은 출력단자, 9는 액정구동용방형파전압발생회로, V1, V2…VK, VK+1은 액정구동전압발생출력이다.
본 제6실시예에 있어서는 2진전덧셈기(12)를 직병렬변환회로(1)의 입력측에 설치함에 따라 회로의 간략화를 꾀한 것이다.
이에 따라 AND게이트(11) 및 2진전덧셈기(12)를 각각 1회로 설치하는 것만으로 좋다.
그 외는 제5실시예와 같기 때문에 설명을 생략한다.
그리고 다음으로 본 제6실시예의 동작에 대하여 설명하는데 제1실시예의 동작설명에서 이용한 제2도를 참조하기로 한다.
제10도에 있어서 20, 21, 22…2m-1수로 구성되는 m비트계조디지틀화상신호가 단자(60, 61, 62…6m-1)로부터 공급되면 20수를 제외한 (m-1)비트계조디지틀화상신호는 덧셈기(12)의 피덧셈데이터입력단자(A0, A1…Am-1)에 공급되고 전술한 20수(LSB) 화상신호는 AND게이트(11)의 한쪽 입력단자에 공급된다.
다른쪽 입력단자에는 단자(13)로부터 제2도(e)에 나타낸 덧셈제어신호가 공급된다.
이 덧셈제어신호의 고레벨기간에 20수(LSB) 화상신호가 게이트되고 덧셈기 (12)의 덧셈데이터 입력단자(B0)에 공급되며 피덧셈데이터입력단자(A0, A1…Am-2)에 공급되어 있는 (m-1)비트계조디지틀화상신호에 대하여 단자(B0)의 데이터가 고레벨이라면 1LSB의 덧셈이 실시된다.
이때 전술한 (m-1)비트계조디지틀화상신호가 최대값인 경우에는 1LSB의 덧셈결과로서 자릿수올림데이터가 덧셈기(12)의 캐리단자(cm-2)에 출력된다.
이들 (m-1)비트계조디지틀화상신호 및 1비트의 자릿수올림데이터로 이루어지는 덧셈결과신호는 직병렬변환회로(1)의 입력단자(D0, D1…Dm-1)에 공급되어 단자 (4) 및 (5)로부터 입력되는 수평스타트신호(STH) 및 수평시프트클럭(CPH)의 제어에 의해 1라인분마다 직병렬변환되어 화소계조데이터가 된다.
이 화소계조데이터는 m비트디코더(21, 22…2n)에 각각 공급되어 복호화된다.
이후의 동작은 전술한 제5실시예와 같다.
또한 전술한 제5 및 제6실시예에서는 2진전덧셈기를 이용했지만 이에 특정되는 것은 아니고 뺄셈기를 이용해서 덧셈처리로 바꾸어 뺄셈처리를 실시해도 똑같은 결과를 얻는다.
이때 (m-1)비트의 피뺄셈데이터가 최소값이면 1LSB의 뺄셈결과로서 자릿수올림데이터가 뺄셈기로부터 출력된다.
이 1비트 자릿수빌림데이터와 (m-1)비트계조데이터로 이루어지는 뺄셈결과 데이터를 직병렬변환회로(1) 또는 디코더(21, 22…2n)에 공급하면 좋다.
이 경우에는 제9도의 액정구동용 방형파전압(VK+1)의 진폭은 같은 도면의 방형파전압(V1)의 진폭보다도 작게 설정된다.
본 발명에 따르면 액티브매트릭스형 액정표시장치의 디지틀구성신호선구동회로에 있어서 액정구동전압선택용스위치의 소요수를 표시계조수의 약 절반의 수로 줄일 수 있다.
이에 따라 구동회로의 LSI화때에는 칩사이즈를 대폭으로 축소할 수 있어서 싼 값의 구동 LSI를 제공할 수 있다.

Claims (9)

  1. 20, 21, 22…2m-1수로 구성되는 m비트계조디지틀화상신호를 1라인분마다 직병렬변환하여 화소계소데이터로 이루어지는 직병렬변환회로와, 전술한 화소계조데이터를 복호화하는 복수의 디코더와, 각 표시계조에 대응한 복수의 액정구동전압을 발생하는 전압발생회로와, 전술한 디코더의 출력에 따라서 전술한 액정구동전압의 하나를 선택해서 출력하는 복수의 전압선택회로를 갖는 구동회로를 구비한 액티브매트릭스형 액정표시 장치에 있어서, 화소의 표시계조에 관련하여 전술한 전압선택회로가 전술한 복수의 액정구동전압의 하나를 선택해서 출력하는 경우와, 레벨이 서로 이웃하는 2가지의 액정구동전압을 소정기간마다 번갈아 선택해서 출력하는 경우가 존재하도록 구성, 제어되어 이루어지는 것을 특징으로 하는 액티브매트릭스형 액정표시장치.
  2. 제1항에 있어서, 전술한 화소계조데이터중 최하위비트를 제외한 (m-1)비트계조데이터에 대하여 전술한 최하위비트의 데이터내용에 따라서 소정기간마다 LSB의 데이터 덧셈 또는 뺄셈을 실시한 후 이 (m-1)비트계조데이터를 전술한 디코더에 공급하는 것을 특징으로 하는 액티브매트릭스형 액정표시장치.
  3. 제1항에 있어서, 전술한 m비트계조디지틀화상신호중 최하위비트를 제외한 (m-1)비트계조디지틀 화상신호에 대하여 전술한 최하위비트의 데이터내용에 따라서 소정기간마다 LSB의 데이터덧셈 또는 뺄셈을 실시한 후 이 (m-1)비트계조디지틀화상신호를 전술한 직병렬변환회로에 공급하는 것을 특징으로 하는 액티브매트릭스형 액정표시장치.
  4. 20, 21, 22…2m-1수로 구성되는 m비트계조디지틀화상신호를 1라인분마다 직병렬변환하여 화소계조데이터로 이루어지는 직병렬변환회로와, 전술한 화소계조데이터를 복호화하는 복수의 디코더와, 각 표시계조에 대응한 복수의 액정구동전압을 발생하는 전압발생회로와, 전술한 디코더의 출력에 따라서 전술한 액정구동전압의 하나를 선택해서 출력하는 복수의 전압선택회로를 갖고, 전술한 m비트계조디지틀화상신호중 최하위비트를 제외한 (m-1)비트계조데이터를 전술한 디코더에 공급함과 동시에 전술한 최하위비트를 데이터내용에 따라서 전술한 (m-1)비트계조데이터에 대하여 소정기간마다 1LSB에 데이터덧셈 또는 뺄셈을 실시함에 따라 화소의 표시계조에 관련하여 전술한 복수의 액정구동전압의 하나를 선택하여 출력하는 경우와, 레벨이 서로 이웃하는 2가지의 액정구동전압을 소정기간마다 번갈아 선택해서 출력하는 경우가 존재하도록 구성, 제어되어 이루어지는 구동회로를 구비한 액티브매트릭스형 액정표시장치의 구동회로에 있어서, 전술한 (m-1)비트계조데이터가 최대값 또는 최소값인 경우에 한하여 전술한 덧셈 또는 뺄셈을 중지하는 것을 특징으로 하는 액티브매트릭스형 액정표시장치.
  5. 20, 21, 22…2m-1수로 구성되는 m비트계조디지틀화상신호중 최하위비트를 제외한 (m-1)비트계조디지틀화상신호를 1라인분마다 직병렬변환하여 화소계조데이터로 이루어지는 직병렬변환회로와, 전술한 화소계조데이터를 복호화하는 복수의 디코더와, 각 표시계조에 대응한 복수의 액정구동전압을 발생하는 전압발생회로와, 전술한 디코더의 출력에 따라서 전술한 액정구동전압의 하나를 선택해서 출력하는 복수의 전압선택회로를 갖고, 전술한 최하위비트의 데이터내용에 따라서 전술한 (m-1)비트계조디지틀화상신호에 대하여 소정기간마다 1LSB의 데이터덧셈 또는 뺄셈을 실시함에 따라 화소의 표시계조에 관련하여 전술한 복수의 액정구동전압의 하나를 선택해서 출력하는 경우와 레벨이 서로 이웃하는 2가지의 액정구동전압을 소정기간 마다 번갈아 선택해서 출력하는 경우가 존재하도록 구성, 제어되어 이루어지는 구동회로를 구비한 액티브매트릭스형 액정표시장치에 있어서, 전술한 (m-1)비트계조디지틀화상신호가 최대값 또는 최소값인 경우에 한하여 전술한 덧셈 또는 뺄셈을 중지하는 것을 특징으로 하는 액티브매트릭스형 액정표시장치.
  6. 20, 21, 22…2m-1수로 구성되는 m비트계조디지틀화상신호를 1라인분마다 직병렬변환하여 화소계조데이터로 이루어지는 직병렬변환회로와, 전술한 화소계조데이터를 복호화하는 복수의 디코더와, 각 표시계조에 대응한 복수의 액정구동전압을 발생하는 전압발생회로와, 전술한 디코더의 출력에 따라서 전술한 복수의 액정구동전압의 하나를 선택해서 출력하는 복수의 전압선택회로를 갖고, 화소의 표시계조에 관련하여 전술한 복수의 액정구동전압의 하나를 선택해서 출력하는 경우와, 레벨이 서로 이웃하는 2가지의 액정구동전압을 소정기간마다 번갈아 선택해서 출력하는 경우가 존재하도록 구성, 제외되어 이루어지는 구동회로를 구비한 액티브매트릭스형 액정표시장치에 있어서, 상기 m비트계조디지틀화상신호에 대하여 (m-1)비트의 디코더수에 1을 더한 수의 전술한 액정구동전압중에서 하나를 선택해서 출력하는 전압선택회로를 구비하여 이루어지는 것을 특징으로 하는 액티브매트릭스형 액정표시장치의 구동회로.
  7. 제6항에 있어서, 전술한 화소계조데이터중 최하위비트를 제외한 (m-1)비트계조데이터에 대하여 전술한 최하위비트의 데이터내용에 따라서 소정기간마다 1LSB의 데이터 덧셈 또는 뺄셈을 실시한 후 (m-1)비트데이터와 1비트의 자릿수올림 또는 자릿수빌림 데이터로 이루어지는 연산결과데이터를 전술한 디코더에 공급하고 그 디코더출력신호에 의해 전술한 전압선택회로내에 설치된 (m-1)비트의 디코더수에 1을 더한수의 스위치를 개폐제어하는 것을 특징으로 하는 액티브매트릭스형 액정표시장치.
  8. 제6항에 있어서, 전술한 m비트계조디지틀화상신호중 최하위비트를 제외한 (m-1)비트계조디지틀 화상신호에 대하여 전술한 최하위비트의 데이터내용에 따라서 소정기간마다 1LSB의 데이터덧셈 또는 뺄셈을 실시한 후 (m-1)비트계조디지틀화상신호와 1비트의 자릿수올림 또는 자릿수빌림데이터로 이루어지는 연산 결과 데이터를 전술한 직병렬변환회로를 통하여 전술한 디코더에 공급하고 그 디코더출력신호에 의해 전술한 전압선택회로내에 설치된 (m-1)비트의 디코더수에 1을 더한 수의 스위치를 개폐제어하는 것을 특징으로 하는 액티브매트릭스형 액정표시장치.
  9. 복수비트로 이루어지는 디지틀계조화상신호를 받아서 이 디지틀계조화상신호에 기인하여 복수의 신호전압중에서 소정의 대응하는 전압을 선택해서 화소에 공급하는 액티브매트릭스형 액정표시장치에 있어서, 전술한 복수비트로 이루어지는 디지틀계조화상신호의 논리적표시계조수보다도 화소의 표시가능계조수가 적은 것을 특징으로 하는 액티브매트릭스형 액정표시장치.
KR1019910008017A 1990-05-15 1991-05-15 액티브 매트릭스형 액정표시장치 KR940005242B1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP12305690 1990-05-15
JP1990/123056 1990-05-15
JP??02-123056 1990-05-15
JP??03-052090 1991-03-18
JP3052090A JPH04287090A (ja) 1991-03-18 1991-03-18 アクティブマトリクス形液晶表示装置の駆動回路
JP03-052090 1991-03-18

Publications (2)

Publication Number Publication Date
KR910020627A KR910020627A (ko) 1991-12-20
KR940005242B1 true KR940005242B1 (ko) 1994-06-15

Family

ID=26392703

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910008017A KR940005242B1 (ko) 1990-05-15 1991-05-15 액티브 매트릭스형 액정표시장치

Country Status (2)

Country Link
EP (1) EP0458169A3 (ko)
KR (1) KR940005242B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100840378B1 (ko) * 2006-11-13 2008-06-20 주식회사 티엘아이 시분할 소스 구동회로 및 시분할 소스 구동방법

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2500417B2 (ja) * 1992-12-02 1996-05-29 日本電気株式会社 液晶駆動回路
KR100311204B1 (ko) * 1998-10-20 2001-11-02 가나이 쓰토무 액정표시장치
US6420988B1 (en) 1998-12-03 2002-07-16 Semiconductor Energy Laboratory Co., Ltd. Digital analog converter and electronic device using the same
TW468269B (en) 1999-01-28 2001-12-11 Semiconductor Energy Lab Serial-to-parallel conversion circuit, and semiconductor display device employing the same
JP4579377B2 (ja) * 2000-06-28 2010-11-10 ルネサスエレクトロニクス株式会社 多階調デジタル映像データを表示するための駆動回路及びその方法
GB2367176A (en) * 2000-09-14 2002-03-27 Sharp Kk Active matrix display and display driver
JP2004279644A (ja) * 2003-03-14 2004-10-07 Pioneer Electronic Corp 画像信号処理装置
JP2004287118A (ja) 2003-03-24 2004-10-14 Hitachi Ltd 表示装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4218751A (en) * 1979-03-07 1980-08-19 International Business Machines Corporation Absolute difference generator for use in display systems
US4775891A (en) * 1984-08-31 1988-10-04 Casio Computer Co., Ltd. Image display using liquid crystal display panel
US4921334A (en) * 1988-07-18 1990-05-01 General Electric Company Matrix liquid crystal display with extended gray scale

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100840378B1 (ko) * 2006-11-13 2008-06-20 주식회사 티엘아이 시분할 소스 구동회로 및 시분할 소스 구동방법

Also Published As

Publication number Publication date
EP0458169A2 (en) 1991-11-27
EP0458169A3 (en) 1993-02-03
KR910020627A (ko) 1991-12-20

Similar Documents

Publication Publication Date Title
US6806859B1 (en) Signal line driving circuit for an LCD display
US4779083A (en) Display control system
KR100564283B1 (ko) 기준 전압 발생 회로, 표시 구동 회로, 표시 장치 및 기준 전압 발생 방법
EP0584114B1 (en) Liquid crystal display
KR100367387B1 (ko) 액티브 매트릭스 디스플레이용 고밀도 컬럼 드라이버
JP2646523B2 (ja) 画像表示装置
JP2006343563A (ja) 液晶表示装置
JPH07104662B2 (ja) 液晶表示装置
KR940005242B1 (ko) 액티브 매트릭스형 액정표시장치
JPH09218671A (ja) 液晶画像信号制御方法及び制御回路
EP0598913B1 (en) Method and circuit for driving liquid crystal device, and display device
US7084847B2 (en) Image display apparatus and driving method thereof
US20030179171A1 (en) Display driver circuit and display panel including the same
US5673061A (en) Driving circuit for display apparatus
JP2000137467A (ja) 液晶ディスプレイ用信号線駆動回路
EP0624862A2 (en) Driving circuit for display apparatus
JP2006500613A (ja) アクティブマトリクスディスプレイ
KR930005369B1 (ko) 많은색의 컬러 표시방법 및 장치
JP2002251161A (ja) 駆動回路および画像表示装置
EP0617399B1 (en) Liquid crystal display apparatus
US6727879B2 (en) LCD driver in multi-line selection driving method
JP2001337657A (ja) 液晶表示装置
EP0655726B1 (en) Grey level selecting circuit for a display driver
JP3242940B2 (ja) アクティブマトリクス形液晶表示装置
US20080122810A1 (en) Flat Display Unit

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090527

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee