KR940004818A - 다수의 프로그램가능 스위치 매트릭스를 갖춘 다중 어레이 고밀도프로그램가능 논리소자 - Google Patents

다수의 프로그램가능 스위치 매트릭스를 갖춘 다중 어레이 고밀도프로그램가능 논리소자 Download PDF

Info

Publication number
KR940004818A
KR940004818A KR1019930015073A KR930015073A KR940004818A KR 940004818 A KR940004818 A KR 940004818A KR 1019930015073 A KR1019930015073 A KR 1019930015073A KR 930015073 A KR930015073 A KR 930015073A KR 940004818 A KR940004818 A KR 940004818A
Authority
KR
South Korea
Prior art keywords
programmable
input
output
terminal
integrated circuit
Prior art date
Application number
KR1019930015073A
Other languages
English (en)
Inventor
피. 아그라왈 옴
디. 모엔치 제리
에이. 일젠스타인 케리
Original Assignee
미키오 이시마루
어드밴스드 마이크로디바이시즈, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미키오 이시마루, 어드밴스드 마이크로디바이시즈, 인코포레이티드 filed Critical 미키오 이시마루
Publication of KR940004818A publication Critical patent/KR940004818A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/1778—Structural details for adapting physical parameters
    • H03K19/17796—Structural details for adapting physical parameters for physical disposition of blocks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/17704—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form the logic functions being realised by the interconnection of rows and columns
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/1778—Structural details for adapting physical parameters
    • H03K19/17792—Structural details for adapting physical parameters for operating speed

Landscapes

  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Logic Circuits (AREA)

Abstract

본 발명의 프로그램가능 논리소자(PLD)는 프로그램가능한 입력 스위치 매트릭스(입력 스위치 매트릭스) 및 프로그램가능한 중앙집중식 스위치 매트릭스(중앙집중식 스위치 매트릭스)를 포함하는 프로그램가능한 스위치 매트릭스에 의해 상호연결되는 둘 이상의 프로그램가능한 논리블록을 포함한다. 각각의 프로그램가능한 논리블록은 중앙집중식 스위치 매트릭스로부터만 입력신호를 수신한다. 프로그램가능한 논리블록에서 나온 출력 신호는 출력스위치 매트릭스에 의해 다수의 입/출력 핀에 연결된다. 프로그램가능한 논리블록에서 나온 출력신호는 프로그램가능한 입력 스위치 매트릭스로 직접 전송된다. 또한, 입력 매크로셀은 입력 매크로셀을 구동하는 입/출력 핀, 즉 연결된 입/출력 핀상의 신호를 프로그램가능한 입력 스위치 매트릭스에 연결시킨다. 각각의 프로그램가능한 논리블록은 프로그램가능한 논리 어레이, 프로그램가능한 논리 할당기 및 프로그램가능한 논리 매크로셀을 포함한다.

Description

다수의 프로그램가능 스위치 매트릭스를 갖춘 다중 어레이 고밀도 프로그램가능 논리소자
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 프로그램가능한 논리블록, 프로그램가능한 입력 스위치 매트릭스 뱅크, 프로그램가능한 출력 스위치 매트릭스 뱅크, 입/출력 셀 입력 매크로셀 및 입출력 핀을 포함하는 본 발명의 기본적인 구성을 보인 상세 블록선도,
제3도는 본 발명의 논리 할당기의 일실시예의 범용 디멀티플렉서의 선도,
제4도, 제5도, 제6도는 본 발명의 논리할당기의 일실시예의 디멀티플렉서의 선도.

Claims (88)

  1. 다수의 핀을 구비하는 접적회로로서, 다수의 입력선과 다수의 출력선을 각각 구비하는 다수의 프로그램 가능한 논리블록과, 상기 프로그램가능한 논리블록 각각에 연결되며, 다수의 입력선 및 다수의 출력선을 각각 구비하는 다수의 프로그램가능한 입력 스위치 매트릭스 뱅크로 구성되는 프로그램가능한 입력 스위치 상호연결수단과, 상기 각각의 프로그램가능한 논리블록 및 상기 프로그램가능한 입력 스위치 상호연결수단에 연결되고, 다수의 입력선 및 다수의 출력선을 갖춘 프로그램 가능한 중앙집중식 스위치 상호연결수단으로 구성되며, 적어도 하나의 프로그램가능한 논리블록은 상기 다수의 프로그램 가능한 논리블록 입력선으로부터만 다수의 입력신호를 수신하고 다수의 출력신호를 발생시키는 프로그램가능한 어레이수단을 포함하고, 상기 프로그램가능한 어레이수단은 곱셈항 클러스터를 포함하며, 상기 곱셈항 클러스터내의 곱셈항중 하나는 상기 클러스터에 프로그램가능하게 연결되고 분리될 수 있으며, 상기 프로그램가능한 입력 스위치 매트릭스 뱅크의 다수의 입력선은 하나의 프로그램가능한 논리블록의 상기 다수의 출력선에 연결되고, 상기 프로그램가능한 입력스위치 매트릭스 뱅크는 세트로 된 상기 다수의 입력선의 각각의 선을 상기 프로그램가능한 입력 스위치 매트릭스 뱅크의 상기 출력선에 선택적으로 연결하거나 분리시키며, 상기 프로그램가능한 중앙집중식 스위치 상호연결수단의 다수의 입력선은 상기 프로그램가능한 입력 스위치 매트리스 뱅크의 다수의 출력선에 연결되고, 상기 프로그램 가능한 중앙집중식 스위치 상호연결수단은 상기 프로그램가능한 중앙집중식 스위치 상호연결수단의 다수의 입력선상의 신호를 상기 다수의 프로그램가능한 논리블록의 다수의 입력선에 선택적으로 연결하거나 분리시킴으로써 상기 다수의 프로그램가능한 논리블록이 상기 프로그램가능한 중앙집중식 스위치 상호연결수단으로부터만 입력신호를 수신하는 것을 특징으로 하는 집적회로.
  2. 제1항에 있어서, 상기 프로그램가능한 입력 스위치 매트릭스 뱅크는, 그 기원과는 상관없이 모든 신호에 대해 상기 프로그램가능한 입력 스위치 상호연결수단을 통한 시간지연이 일정하게 고정된 시간지연이 될 수 있도록, 상기 프로그램가능한 입력 스위치 매트릭스 뱅크의 다수의 입력선 및 다수의 출력선에 연결되는 프로그램가능한 멀티플렉서 수단으로 구성되는 것을 특징으로 하는 집적회로.
  3. 제2항에 있어서, 상기 프로그램가능한 멀티플렉서 수단은 다수의 프로그램가능한 멀티플렉서로 구성되는 것을 특징으로 하는 집적회로.
  4. 제3항에 있어서, 상기 프로그램가능한 멀티플렉서는 상기 프로그램가능한 입력스위치 매트릭스 뱅크가 적어도 3.0의 루팅가능성 인자를 가질 수 있는 크기로 구성되는 것을 특징으로 하는 집적회로.
  5. 제3항에 있어서, 상기 프로그램가능한 멀티플렉서는 상기 프로그램가능한 입력 스위치 매트릭스 뱅크로 들어가는 각각의 입력신호가 적어도 한번 그곳을 통과할 수 있는 기회를 가질 수 있는 크기로 구성되는 것을 특징으로 하는 집적회로.
  6. 제3항에 있어서, 상기 프로그램가능한 멀티플렉서 수단은 프로그램가능한 4:1 멀티플렉서로 구성되는 것을 특징으로 하는 집적회로.
  7. 제3항에 있어서, 상기 프로그램가능한 멀티플렉서 수단은 프로그램가능한 2:1 멀티플렉서로 구성되는 것을 특징으로 하는 집적회로.
  8. 제1항에 있어서, 상기 다수의 프로그램가능한 논리블록 입력선은 33개의 입력선으로 구성됨을 특징으로 하는 집적회로.
  9. 제1항에 있어서, 상기 다수의 프로그램가능한 논리블록 입력선은 34개의 입력선으로 구성됨을 특징으로 하는 집적회로.
  10. 제1항에 있어서, 상기 프로그램가능한 중앙집중식 스위치 상호 연결수단은, 그 기원과는 상관없이 모든 신호에 대해 상기 프로그램 가능한 중앙집중식 스위치 상호연결수단을 통한 시간지연이 일정하게 고정된 시간지연이 될 수 있도록, 상기 프로그램가능한 중앙집중식 스위치 상호연결수단의 다수의 입력선 및 다수의 출력선에 연결되는 프로그램가능한 멀티플렉서 수단으로 구성되는 것을 특징으로 하는 집적회로.
  11. 제10항에 있어서, 상기 프로그램가능한 멀티플렉서 수단은 다수의 프로그램가능한 멀티플렉서로 구성되는 것을 특징으로 하는 집적회로.
  12. 제11항에 있어서, 상기 프로그램가능한 멀티플렉서는 상기 프로그램가능한 중앙집중식 스위치 상호연결수단이 적어도 3.0의 루팅가능성 인자를 가질 수 있는 크기로 구성되는 것을 특징으로 하는 집적회로.
  13. 제10항에 있어서, 상기 프로그램가능한 멀티플렉서 수단은 프로그램가능한 10:1 멀티플렉서로 구성되는 것을 특징으로 하는 집적회로.
  14. 제10항에 있어서, 상기 프로그램가능한 멀티플렉서 수단은 프로그램가능한 36:1 멀티플렉서로 구성되는 것을 특징으로 하는 집적회로.
  15. 제1항에 있어서, 상기 집적회로가 상기 각각의 프로그램가능한 논리블록 및 한세트로 된 상기 다수의 핀에 연결되며, 다수의 입력선 및 다수의 출력선을 각각 구비하는 다수의 출력 스위치 매트릭스 뱅크로 구성되는 프로그램가능한 출력 스위치 상호연결수단을 포함하며, 상기 프로그램가능한 출력 스위치 매트릭스 뱅크의 다수의 입력선은 하나의 프로그램가능한 논리블록이 다수의 출력선에 연결되고, 상기 프로그램가능한 출력 스위치 상호 연결수단은 상기 세트로된 다수의 입력선을 각각 상기 세트로 된 다수의 핀 각각에 선택적으로 연결하고 분리시키는 것을 특징으로 하는 집적회로.
  16. 제15항에 있어서, 상기 세트로된 다수의 핀은 입/출력 핀으로 구성되는 것을 특징으로 하는 집적회로.
  17. 제16항에 있어서, 상기 프로그램가능한 출력 스위치 매트릭스 뱅크는, 그 기원과는 상관없이 모든 신호에 대해 상기 프로그램가능한 입력스위치 상호연결수단을 통한 시간지연이 일정하게 고정된 시간지연이 될 수 있도록, 상기 프로그램가능한 입력 스위치 매트릭스 뱅크의 다수의 입력선 및 다수의 출력선에 연결되는 프로그램가능한 멀티플렉서 수단으로 구성되는 것을 특징으로 하는 집적회로.
  18. 제17항에 있어 서, 상기 프로그램가능한 멀티플렉서 수단은 다수의 프로그램가능한 멀티플렉서로 구성되는 것을 특징으로 하는 집적회로.
  19. 제18항에 있어서, 상기 프로그램가능한 멀티플렉서는 상기 프로그램가능한 출력스위치 매트릭스 수단이 적어도 3. 0의 루팅가능성 인자를 가질 수 있는 크기로 구성되는 것을 특징으로 하는 집적회로.
  20. 제17항에 있어서, 상기 프로그램가능한 멀티플렉서 수단은 프로그램가능한 8:1 멀티플렉서로 구성되는 것을 특징으로 하는 집적회로.
  21. 제1항에 있어서, 상기 각각의 프로그램가능한 논리블록은 동일한 것을 특징으로 하는 집적회로.
  22. 제1항에 있어서, 상기 다수의 핀중 적어도 하나의 핀은 전용 입력핀인 것을 특징으로 하는 집적회로.
  23. 제22항에 있어서, 상기 전용 입력핀은 상기 프로그램가능한 중앙집중식 스위치 상호연결수단에 연결되는 것을 특징으로 하는 집적회로.
  24. 제1항에 있어서, 상기 적어도 하나의 프로그램가능한 논리블록은 각각 상기 프로그램가능한 입력 스위치 매트릭스 수단에 연결되고, 적어도 하나의 입력선과 하나의 출력선을 갖춘 다수의 프로그램 가능한 논리 매크로 셀 수단과, 상기 프로그램가능한 어레이 수단에 연결되고, 상기 다수의 프로그램가능한 논리 매크로 셀 수단 각각에 연결되거나 분리됨으로써 상기 프로그램가능한 어레이 수단의 다수의 출력신호를 상기 다수의 프로그램가능한 논리 매크로셀 수단의 선택된 입력선으로 안내하고 상기 다수의 프로그램가능한 논리 매크로셀 수단의 선택되지 않은 입력선을 상기 프로그램가능한 어레이 수단에서 분리시키는 논리 할당기 수단을 포함하는 것을 특징으로 하는 집적회로.
  25. 제24항에 있어서, 상기 프로그램가능한 논리 매크로셀 수단은 각각 상기 프로그램가능한 논리 매크로셀 수단 입력선에 연결되고 입력단자 및 출력단자를 갖는 프로그램가능한 논리수단과, 상기 프로그램가능한 논리수단에 연결되어 논리신호의 극성을 제어하는 제어수단으로 구성되며, 제1동작모드에서, 상기 극성 제어수단은 상기 입력신호에 응답하여 제1출력신호를 발생시키고, 제2동작모드에서, 상기 극성 제어수단은 상기 입력신호에 응답하여 제2출력신호를 발생시키고, 상기 제2출력신호는 상기 제1출력신호의 역수임을 특징으로 하는 집적회로.
  26. 제25항에 있어서, 상기 극성제어수단은, 1)상기 프로그램가능한 논리 매크로셀 입력선에 연결된 제1입력단자, 2)제1 및 제2신호를 반송하는 선에 연결된 제2입력단자와, 3)상기 프로그램가능한 논리수단의 입력단자에 연결되는 논리 게이트 출력신호용 출력선을 구비한 논리 게이트를 포함하는 것을 특징으로 하는 집적회로.
  27. 제26항에 있어서, 상기 제1 및 제2신호를 반송하는 선은 상기 클러스터에 프로그램 가능하게 연결되거나 분리될 수 있는 하나의 곱셈항에 연결되는 것을 특징으로 하는 집적회로.
  28. 제25항에 있어서, 상기 클러스터에 프로그램가능하게 연결되거나 분리될 수 있는 하나의 곱셈항은 상기 클러스터에서 분리됨에 따라 제2논리 게이트의 제1입력단자에 연결되고, 상기 제2논리게이트는 상기 제1논리 게이트와는 다른 것을 특징으로 하는 집적회로.
  29. 제28항에 있어서, 상기 극성 제어수단은 제1전압레벨에 연결되는 제1입력단자와, 제2전압레벨에 연결되는 제2입력단자와, 상기 제2논리게이트의 제2입력단자에 연결되는 출력단자를 구비하는 프로그램가능한 멀티플렉서 수단을 포함하며, 입력신호 선택신호에 응답하여, 상기 프로그램가능한 멀티플렉서는 그를 통해 상기 입력단자중 하나의 입력단자상의 신호를 상기 출력단자에 보내는 것을 특징으로 하는 집적회로.
  30. 제29항에 있어서, 상기 제2논리 게이트의 출력단자는 상기 제1 및 제2신호를 반송하는 상기 선에 연결됨을 특징으로 하는 집적회로.
  31. 제30항에 있어서, 상기 제1 및 제2논리게이트는 배타적 오어 논리 게이트로 구성되는 것을 특징으로 하는 집적회로.
  32. 제25항에 있어서, 상기 프로그램가능한 논리수단은, 구성 선택 신호에 응답하여, D형 플립플롭, T형 플립플롭, 래치 및 조합신호 경로중 어느 하나로 구성될 수 있는 것을 특징으로 하는 집적회로.
  33. 제32항에 있어서, 상기 프로그램가능한 논리수단은 상기 구성 선택신호를 제공하는 수단을 포함하는 것을 특징으로 하는 집적회로.
  34. 제25항에 있어서, 상기 프로그램가능한 논리 블록은 클럭/래치 인에이블 단자를 구비하는 것을 특징으로 하는 집적회로.
  35. 제34항에 있어서, 상기 프로그램가능한 논리 매크로셀 수단은 상기 프로그램가능한 논리수단 클럭/래치 인에이블 단자 및 다수의 입력단자에 연결되는 출력단자를 구비하며, 출력 선택신호에 응답하여 그를 통해 선택된 입력단자상의 신호를 상기 출력단자에 보내는 프로그램가능한 클럭 멀티플렉서 수단과, 상기 프로그램가능한 클럭 멀티플렉서 수단에 연결되어 상기 입력 선택신호를 제공하는 수단을 포함하는 것을 특징으로 하는 집적회로.
  36. 제35항에 있어서, 상기 다수의 클럭 멀티플렉서 수단 입력단자의 제1단자는 상기 핀중 하나에 연결되고, 상기 다수의 클럭 멀티플렉서 수단 입력단자의 제2단자는 상기 핀중 또다른 하나에 연결되는 것을 특징으로 하는 집적회로.
  37. 제36항에 있어서, 상기 핀중 하나와 상기 핀중 다른 하나는 전용 입력선으로 구성되는것을 특징으로 하는 집적회로.
  38. 제25항에 있어서, 상기 프로그램 가능한 논리수단은 비동기 프리세트 단자 및 비동기 리세트단자로 구성됨을 특징으로 하는 집적회로.
  39. 제38항에 있어서, 상기 프로그램가능한 어레이 수단은 다수의 제어 곱셈항을 포함함을 특징으로 하는 집적회로.
  40. 제39항에 있어서, 상기 프로그램가능한 논리수단은 제1 및 제2입력단자와, 비동기 프리세트 출력단자와, 비동기 리세트 출력 단자를 갖춘 프로그램가능한 신호 코넥터수단을 포함하며, 상기 프로그램가능한 신호 코넥터수단 비동기 프리세트 단자는 상기 프로그램가능한 논리수단 비동기 프리세트 단자에 연결되 며, 상기 프로그램가능한 신호 코넥터 수단 비동기 리세트 단자는 상기 프로그램가능한 논리수단 비동기 리세트 단자에 연결되고, 상기 입력선택신호의 제1레벨에 응답하여, 상기 프로그램가능한 신호 코넥터 수단은 상기 제1입력단자를 상기 비동기 리세트 단자에 연결하고 상기 제2입력단자를 상기 비동기 프리세트 단자에 연결하며, 상기 입력선택신호의 제2레벨에 응답하여, 상기 프로그램가능한 신호 코넥터 수단은 상기 제2입력단자를 상기 비동기 리세트 단자에 연결하고 상기 제1입력단자를 상기 비동기 프리세트 단자에 연결하는 것을 특징으로 하는 집적회로.
  41. 제40항에 있어서, 상기 다수의 제어 곱셈항중 제1곱셈항은 상기 프로그램가능한 신호 코넥터 제1입력단자에 연결되고, 상기 다수의 제어 곱셈항중 제2곱셈항은 상기 프로그램가능한 신호 코넥터 제2입력단자에 연결되는 것을 특징으로 하는 집적회로.
  42. 제1항에 있어서, 상기 곱셈항 클러스터내의 다수의 곱셈항은 상기 클러스터에 프로그램하게 연결되고 분리될 수 있는 것을 특징으로 하는 집적회로.
  43. 제42항에 있어서, 상기 다수의 곱셈항은 상기 하나의 곱셈항에 추가됨으로써, 상기 클러스터에 프로그램가능하게 연결되고 분리될 수 있는 곱셈항의 총수가 상기 다수의 곱셈항과 하나의 곱셈항의 합이 되는 것을 특징으로 하는 집적회로.
  44. 제43항에 있어서, 상기 적어도 하나의 프로그램가능한 논리블록은 각각 상기 프로그램가능한 입력 스위치 매트릭스 수단에 연결되고, 적어도 하나의 입력선과 하나의 출력선을 갖춘 다수의 프로그램 가능한 논픽 매크로 셀 수단과, 상기 프로그램가능한 어레이 수단에 연결되고, 상기 다수의 프로그램가능한 논리 매크로셀 수단 각각에 연결되거나 분리됨으로써 상기 프로그램가능한 어레이 수단의 다수의 출력신호를 상기 다수의 프로그램가능한 논리 매크로셀 수단의 선택된 입력선으로 안내하고 상기 다수의 프로그램가능한 논리 매크로셀 수단의 선택되지 않은 입력선을 상기 프로그램가능한 어레이 수단에서 분리시키는 논리 할당기 수단을 포함하는 것을 특징으로 하는 집적회로.
  45. 제44항에 있어서, 상기 프로그램가능한 논리 매크로셀 수단은 각각 상기 프로그램가능한 논리 매크로셀 수단 입력선에 연결되고 입력단자 및 출력단자를 갖는 프로그램가능한 논리수단으로 구성됨을 특징으로 하는 집적회로.
  46. 제45항에 있어서, 상기 프로그램가능한 논리수단은, 구성 선택 신호에 응답하여, D형 플립플롭, T형 플립플롭 래치 및 조합신호 경로중 어느 하나로 구성될 수 있는 것을 특징으로 하는 집적회로.
  47. 제46항에 있어서, 상기 프로그램가능한 논리수단은 상기 구성 선택신호를 제공하는 수단을 포함하는 것을 특징으로 하는 집적회로.
  48. 제45항에 있어서, 상기 프로그램가능한 논리 블록은 클럭/래치 인에이블 단자를 구비하는 것을 특징으로 하는 집적회로.
  49. 제48항에 있어서, 상기 프로그램가능한 논리 매크로셀 수단은 상기 프로그램가능한 논리수단 클럭/래치 인에이블 단자에 연결되는 출력단자 및 다수의 입력단자를 구비하며, 출력 선택신호에 응답하여 그를 통해 선택된 입력단자상의 신호를 상기 출력단자에 보내는 프로그램가능한 클럭 멀티플렉서 수단과, 상기 프로그램가능한 클럭 멀티플렉서 수단에 연결되어 상기 입력 선택신호를 제공하는 수단을 포함하는 것을 특징으로 하는 집적회로.
  50. 제49항에 있어서, 상기 곱셈항 클러스터내의 상기 다수의 곱셈항중 하나의 곱셈항은 상기 하나의 곱셈항이 상기 곱셈항 글러스터에서 분리됨에 따라 상기 프로그램 가능한 클럭 멀티플렉서의 하나의 입력단자에 연결됨으로써 상기 프로그램가능한 클럭 멀티플렉서에 개개의 클럭신호를 제공하는 것을 특징으로 하는 집적회로.
  51. 제45항에 있어서, 상기 프로그램 가능한 논리수단은 비동기 프리세트 단자 및 비동기 러세트단자를 포함하는 것을 특징으로 하는 집적회로.
  52. 제51항에 있어서, 상기 프로그램가능한 논리수단은 제1 및 제2입력단자와, 비동기 프리세트 출력단자와, 비동기 리세트 출력단자를 갖춘 프로그램가능한 신호 코넥터 수단을 포함하며, 상기 프로그램가능한 신호 코넥터 수단 비동기 프리세트 단자는 상기 프로그램가능한 논리수단 비동기 프리세트 단자에 연결되 며, 상기 프로그램가능한 신호 코넥터 수단 비동기 리세트 단자는 상기 프로그램가능한 논리수단 비동기 리세트 단자에 연결되고, 상기 입력선택신호의 제1레벨에 응답하여, 상기 프로그램가능한 신호 코넥터 수단은 상기 제1입력단자를 상기 비동기 리세트 단자에 연결하고 상기 제2입력단자를 상기 비동기 프리세트 단자에 연결하며, 상기 입력선택신호의 제2레벨에 응답하여, 상기 프로그램가능한 신호 코넥터 수단은 상기 제2입력단자를 상기 비동기 리세트 단자에 연결하고 상기 제1입력단자를 상기 비동기 프리세트 단자에 연결하는 것을 특징으로 하는 집적회로.
  53. 제52항에 있어서, 상기 곱셈항 클러스터내의 상기 다수의 곱셈항중 하나의 곱셈항은 상기 하나의 곱셈항이 상기 곱셈항 클러스터에서 분리됨에 따라 상기 프로그램가능한 신호 코넥터수단의 하나의 입력단자에 연결됨으로써 개개의 비동기 제어 곱셈항이 상기 프로그램 가능한 논리수단에 이용가능하게 되는 것을 특징으로 하는 집적회로.
  54. 제53항에 있어서, 상기 프로그램가능한 논리수단은 제1입력단자 및 제1출력단자를 갖춘 프로그램가능한 비동기 신호원 선택기 수단과, 상기 프로그램가능한 비동기 신호원 선택기에 연결되어 상기 입력신택신호를 제공하는 수단을 포함하며, 상기 출력단자는 상기 프로그램가능한 신호 코넥터 수단의 하나의 입력단자에 연결되고, 상기 프로그램가능한 비동기 신호원 선택기 제1입력단자는 입력선택신호에 응답하여 상기 제1출력단자에 연결되는 것을 특징으로 하는 집적회로.
  55. 제54항에 있어서, 상기 곱셈항 클러스터내의 상기 다수의 곱셈항중 하나의 곱셈항은 상기 프로그램가능한 비동기 신호원 선택기 수단의 상기 제1입력단자에 연결되는 것을 특징으로 하는 집적회로.
  56. 제44항에 있어서, 상기 논리 할당기 수단은 각각 다수의 출력선 및 하나의 입력선을 가지며, 그를 통해 상기 입력선상의 신호를 상기 다수의 출력선내의 선택된 출력선에 연결하는 다수의 루팅수단을 포함하며, 상기 루팅수단 입력선은 상기 프로그램가능한 논리 어레이 수단에서 나온 출력선에 연결됨을 특징으로 하는 집적회로.
  57. 제56항에 있어서, 상기 루팅수단은 각각 상기 루팅수단 입력선에 연결되는 입력단자 및 다수의 출력단자를 구비하는 디멀티플렉싱 수단과, 상기 디멀티플렉싱 수단에 연결되어 상기 입력 선택신호를 제공하는 수단을 포함하며, 상기 디멀티플렉싱 수단은 입력 선택신호에 응답하여 그를 통해 상기 입력단자상의 신호를 상기 다수의 출력선중 선택된 출력선에 보내고, 상기 디멀티플렉싱 수단의 다수의 출력선은 상기 루팅수단의 다수의 출력선인 것을 특징으로 하는 집적회로.
  58. 제1항에 있어서, 상기 집적회로는 다수의 프로그램가능한 입/출력 셀 수단을 포함하며, 각각의 입/출력 셀 수단은 상기 핀중 하나에 연결되는 것을 특징으로 하는 집적회로.
  59. 제58항에 있어서, 상기 집적회로는 상기 다수의 프로그램가능한 논리블록중 하나의 프로그램 가능한 논리블록의 출력선에 연결되고 상기 다수의 프로그램가능한 입/출력 셀수단에 연결됨으로써 상기 하나의 프로그램가능한 논리블록의 상기 출력 신호를 상기 다수의 프로그램가능한 입/출력 셀수단중 선택된 프로그램가능한 입/출력 셀 수단에 안내하는 프로그램가능한 출력 스위치 상호연결수단을 포함하는 것을 특징으로 하는 집적회로.
  60. 제59항에 있어서, 상기 프로그램가능한 출력 스위치 상호연결수단은 상기 하나의 프로그램가능한 논리블록의 상기 출력선 및 상기 다수의 프로그램가능한 입/출력 셀수단에 연결되는 프로그램가능한 멀티플렉서 수단으로 구성됨을 특징으로 하는 집적회로.
  61. 제60항에 있어서, 상기 프로그램가능한 멀티플렉서 수단은 프로그램가능한 8:1 멀티플렉서로 구성되는 것을 특징으로 하는 집적회로.
  62. 제58항에 있어서. 상기 프로그램가능한 입/출력 셀수단은 인에이블 신호를 선택적으로 재공하는 수단과, 상기 프로그램가능한 출력 스위치 상호연결 수단의 하나의 출력선에 연결되고, 상기 핀중 하나에 연결되고, 인에이블 신호 제공수단에 연결되어 상기 프로그램가능한 출력 스위치 상호 연결수단의 상기 하나의 출력선으로부터 출력선상의 신호를 상기 핀에 선택적으로 제공하는 수단을 포함하며, 상기 제공수단은 상기 인에이블 신호를 수신하는 때에만 그를 통해 상기 프로그램가능한 출력 스위치 상호 연결수단으로부터 출력선상의 상기 신호를 보내는 것을 특징으로 하는 집적회로.
  63. 제1항에 있어서, 상기 집적회로는 다수의 프로그램가능한 입력 매크로셀 수단을 포함하며, 각각의 프로그램가능한 입력 매크로셀은 상기 핀중 하나의 핀에 연결되는 입력선과 상기 프로그램가능한 스위치 상호연결수단에 연결되는 출력선을 구비하는 것을 특징으로 하는 집적회로.
  64. 제63항에 있어서, 각각의 입력 매크로셀 수단은 상기 프로그램 가능한 입력 매크로셀 수단 입력선에 연결되는 입력단자와 출력단자를 구비하는 프로그램가능한 저장수단을 포함하는 것을 특징으로 하는 집적회로.
  65. 제64항에 있어서, 상기 프로그램가능한 저장수단은, 구성 선택 신호에 응답하여, D형 플립플롭, 래치중 어느 하나로 구성될 수 있는 것을 특징으로 하는 집적회로.
  66. 제65항에 있어서, 상기 프로그램가능한 저장수단은 상기 구성 선택신호를 제공하는 수단을 포함하는 것을 특징으로 하는 집적회로.
  67. 제64항에 있어서, 상기 프로그램가능한 저장 수단은 클럭/래치 인에이블 단자를 구비하는 것을 특징으로 하는 집적 회로.
  68. 제67항에 있어서, 상기 프로그램가능한 입력 매크로셀 수단은 상기 프로그램가능한 논리수단 클럭/래치 인에이블 단자 및 다수의 입력단자에 연결되는 출력단자를 구비하며, 출력 선택신호에 응답하여 그를 통해 선택된 입력단자상의 신호를 상기 출력단자에 보내는 프로그램가능한 클럭 멀티플렉서 수단과, 상기 프로그램가능한 클럭 멀티플렉서 수단에 연결되어 상기 입력 선택신호를 제공하는 수단을 포함하는 것을 특징으로 하는 집적회로.
  69. 제68항에 있어서, 상기 다수의 클럭 멀티플렉서 수단 입력단자의 제1단자는 상기 핀중 하나에 연결되고, 상기 다수의 클럭 멀티플렉서 수단 입력단자의 제2단자는 상기 핀중 또다른 하나에 연결되는 것을 특징으로 하는 집적회로.
  70. 다수의 핀을 구비하는 접적회로로서, 다수의 입력선과 다수의 출력선을 각각 구비하는 다수의 프로그램가능한 논리블록과, 상기 프로그램가능한 논리블록 각각에 연결되며, 다수의 입력선 및 다수의 출력선을 각각 구비하는 다수의 프로그램가능한 입력 스위치 매트릭스 뱅크로 구성되는 프로그램가능한 입력 스위치 상호연결수단과, 상기 각각의 프로그램가능한 논리블록 및 상기 프로그램가능한 입력 스위치 상호연결수단에 연결되고, 다수의 입력선 및 다수의 출력선을 갖춘 프로그램 가능한 중앙집중식 스위치 상호연결수단으로 구성되며, 적어도 하나의 프로그램가능한 논리블록은 상기 다수의 프로그램 가능한 논리블록 입력선으로부터만 다수의 입력신호를 수신하고 다수의 출력 신호를 발생시키는 프로그램가능한 어레이수단을 포함하고, 상기 프로그램가능한 어레이수단은 곱셈항 클러스터를 포함하며, 상기 곱셈항 클러스터내의 곱셈항중 하나는 상기 클러스터에 프로그램가능하게 연결되고 분리될 수 있으며, 상기 프로그램가능한 입력 스위치 매트릭스 뱅크의 다수의 입력선은 하나의 프로그램가능한 논리블록의 상기 다수의 출력선에 연결되고, 상기 프로그램가능한 입력 스위치 매트릭스 뱅크는 세트로 된 상기 다수의 입력선의 각각의 선을 상기 프로그램가능한 입력 스위치 매트릭스 뱅크의 상기 출력선에 선택적으로 연결하거나 분리시키며, 상기 프로그램가능한 중앙집중식 스위치 상호연결수단의 다수의 입력선은 상기 프로그램가능한 중앙집중식 스위치 상호연결수단의 다수의 입력선은 상기 프로그램가능한 입력 스위치 매트릭스 뱅크의 다수의 출력선에 연결되고, 상기 프로그램 가능한 입력스위치 매트리스 뱅크의 다수의 출력선에 연결되고 상기 프로그램 가능한 중앙집중식 스위치 상호연결수단의 다수의 입력선상의 신호를 상기 다수의 프로그램가능한 논리블록의 다수의 입 력선에 선택적으로 연결하거나 분리시킴으로써 상기 다수의 프로그램가능한 논리블록이 상기 프로그램가능한 중앙집중식 스위치 상호연결수단으로부터만 입력신호를 수신하는 것을 특징으로 하는 집적회로.
  71. 제70항에 있어서, 상기 집적회로가 상기 각각의 프로그램가능한 논리블록 및 한세트로 된 상기 다수의 핀에 연결되며, 다수의 입력선 및 다수의 출력선을 각각 구비하는 다수의 출력 스위치 매트릭스 뱅크로 구성되는 프로그램가능한 출력 스위치 상호연결수단을 포함하며, 상기 프로그램가능한 출력 스위치 매트릭스 뱅크의 다수의 입력선은 하나의 프로그램가능한 논리블록이 다수의 출력선에 연결되고, 상기 프로그램가능한 출력 스위치 상호연결수단은 상기 세트로된 다수의 입력선을 각각 상기 세트로 된 다수의 핀 각각에 선택적으로 연결하고 분리시키는 것을 특징으로 하는 집적회로.
  72. 제70항에 있어서, 상기 적어도 하나의 프로그램가능한 논리블록은 각각 상기 프로그램가능한 입력 스위치 매트릭스 수단에 연결되고, 적어도 하나의 입력선과 하나의 출력선을 갖춘 다수의 프로그램 가능한 논리 매크로 셀 수단과, 상기 프로그램가능한 어레이 수단에 연결되고, 상기 다수의 프로그램가능한 논리 매크로셀 수단 각각에 연결되거나 분리됨으로써 상기 프로그램가능한 어레이 수단의 다수의 출력신호를 상기 다수의 프로그램가능한 논리 매크로셀 수단의 선택된 입력선으로 안내하고 상기 다수의 프로그램가능한 논픽 매크로셀 수단의 선택되지 않은 입력선을 상기 프로그램가능한 어레이 수단에서 분리시키는 논리 할당기 수단을 포함하는 것을 특징으로 하는 집적회로.
  73. 제72항에 있어서, 상기 프로그램가능한 논리 매크로셀 수단은 각각 상기 프로그램가능한 논리 매크로셀 수단 입력선에 연결되고 입력단자 및 출력단자를 갖는 프로그램가능한 논리수단과, 상기 프로그램가능한 논리수단에 연결되어 논리신호의 극성을 제어하는 제어수단으로 구성되며, 제1동작모드에서, 상기 극성 제어수단은 상기 입력신호에 응답하여 제1출력신호를 발생시키고, 제2동작모드에서, 상기 극성 제어수단은 상기 입력신호에 응답하여 재2출력신호를 발생시키고, 상기 제2출력신호는 상기 제1출력신호의 역수임을 특징으로 하는 집적회로.
  74. 제73항에 있어서, 상기 극성 제어수단은, 1)상기 프로그램 가능한 논리 매 크로셀 입력선에 연결된 제1입력단자, 2)제1 및 제2신호를 반송하는 선에 연결된 제2입력단자와, 3)상기 프로그램가능한 논리수단의 입력단자에 연결되는 논리 게이트 출력신호용 출력선을 구비한 논리 게이트를 포함하는 것을 특징으로 하는 집적회로.
  75. 제74항에 있어서, 상기 제1 및 제2신호를 반송하는 선은 상기 클러스터에 프로그램가능하게 연걸되거나 분리될 수 있는 상기 곱셈항 클러스터내의 상기 다수의 곱셈항의 하나의 곱셈항에 연결되거나 분리될 수 있는 곱셈항에 연결되는 특징으로 하는 집적회로.
  76. 제74항에 있어서, 상기 클러스터에 프로그램가능하게 연결되거나 분리될 수 있는 하나의 곱셈항은 상기 클러스터에서 분리됨에 따라 제2논리 게이트의 제1입력단자에 연결되고, 상기 제2논리 게이트는 상기 제1논리 게이트와는 다른 것을 특징으로 하는 집적회로.
  77. 제76항에 있어서, 상기 극성 제어수단은 제1전압레벨에 연결되는 제1입력단자와, 제2전압레벨에 연결되는 제2입력단자와, 상기 제2논리게이트외 제2입력단자에 연결되는 출력단자를 구비하는 프로그램가능한 멀티플렉서 수단을 포함하며, 입력신호 선택신호에 응답하여, 상기 프로그램가능한 멀티플렉서는 그를 통해 상기 입력단자중 하나의 입력단자상의 신호를 상기 출력단자에 보내는 것을 특징으로 하는 집적회로.
  78. 제77항에 있어서, 상기 제2논리 게이트의 출력단자는 상기 제1 및 제2신호를 반송하는 상기 선에 연결됨을 특징으로 하는 집적회로.
  79. 제78항에 있어서, 상기 제1 및 제2논리게이트는 배타적 오어 논리 게이트로 구성되는 것을 특징으로 하는 집적회로.
  80. 제70항에 있어서, 상기 적어도 하나의 프로그램가능한 논리블록은 각각 상기 프로그램가능한 입력 스위치 매트릭스 수단에 연결되고, 적어도 하나의 입력선과 하나의 출력선을 갖춘 다수의 프로그램 가능한 논리 매크로 셀 수단과, 상기 프로그램가능한 어레이 수단에 연결되고, 상기 다수의 프로그램가능한 논리 매크로셀 수단 각각에 연결되거나 분리됨으로써 상기 프로그램가능한 어레이 수단의 다수의 출력신호를 상기 다수의 프로그램가능한 논리 매크로셀 수단의 선택된 입력선으로 안내하고 상기 다수의 프로그램가능한 논리 매크로셀 수단의 선택되지 않은 입력선을 상기 프로그램가능한 어레이 수단에서 분리시키는 논리 할당기 수단을 포함하는 것을 특징으로 하는 집적회로.
  81. 제80항에 있어서, 상기 프로그램가능한 논리블록은 클럭/래치 인에이블 단자를 구비하는 것을 특징으로 하는 집적회로.
  82. 제81항에 있어서, 상기 프로그램가능한 논리 매크로셀 수단은 상기 프로그램가능한 논리수단 클럭/래치 인에이블 단자에 연결되는 출력단자 및 다수의 입력단자를 구비하며, 출력 선택신호에 응답하여 그를 통해 선택된 입력단자상의 신호를 상기 출력단자에 보내는 프로그램가능한 클럭 멀티플렉서 수단과, 상기 프로그램가능한 클럭 멀티플렉서 수단에 연결되어 상기 입력 선택신호를 제공하는 수단을 포함하는 것을 특징으로 하는 집적회로.
  83. 제82항에 있어서, 상기 곱셈항 클러스터내의 상기 다수의 곱셈항중 하나의 곱셈항은 상기 하나의 곱셈항이 상기 곱셈항 클러스터에서 분리됨에 따라 상기 프로그램 가능한 클럭 멀티플렉서의 하나의 입력단자에 연결됨으로써 상기 프로그램가능한 클럭 멀티플렉서에 개개의 클럭신호를 제공하는 것을 특징으로 하는 집적회로.
  84. 제87항에 있어서, 상기 프로그램 가능한 논리수단은 비동기 프리세트 단자 및 비동기 리세트단자를 포함하는 것을 특징으로 하는 집적회로.
  85. 제84항에 있어서, 상기 프로그램가능한 논리수단은 제1및 제2입력단자와, 비동기 프리세트 출력단자와, 비동기 리세트 출력단자를 갖춘 프로그램가능한 신호 코넥터 수단을 포함하며, 상기 프로그램가능한 신호 코넥터 수단 비동기 프리세트 단자는 상기 프로그램가능한 논리수단 비동기 프리세트 단자에 연결되고, 상기 프로그램가능한 신호 코넥터 수단 비동기 리세트 단자는 상기 프로그램가능한 논리수단 비동기 리세트 단자에 연결되며, 상기 입력선택신호의 제1레벨에 응답하여, 상기 프로그램가능한 신호 코넥터 수단은 상기 제1입력단자를 상기 비동기 리세트 단자에 연결하고 상기 제2입력단자를 상기 비동기 프리세트 단자에 연결하며, 상기 입력선택신호의 제2레벨에 응답하여, 상기 프로그램가능한 신호 코넥터 수단은 상기 제2입력단자를 상기 비동기 리세트 단자에 연결하고 상기 제1입력단자를 상기 비동기 프리세트 단자에 연결하는 것을 특징으로 하는 집적회로.
  86. 제84항에 있어서, 상기 곱셈항 클러스터내의 상기 다수의 곱셈항중 하나의 곱셈항은 상기 하나의 곱셈항이 상기 곱셈항 클러스터에서 분리됨에 따라 상기 프로그램가능한 신호 코넥터수단의 하나의 입력단자에 연결됨으로써 개개의 비동기 제어 곱셈항이 상기 프로그램 가능한 논리수단에 이용가능하게 되는 것을 특징으로 하는 집적회로.
  87. 제86항에 있어서, 상기 프로그램가능한 논리수단은 제1입력단자 및 제1출력단자를 갖춘 프로그램가능한 비동기 신호원 선택기 수단과, 상기 프로그램가능한 비동기 신호원 선택기에 연결되어 상기 입력신택신호를 제공하는 수단을 포함하며, 상기 출력단자는 상기 프로그램가능한 신호 코넥터 수단의 하나의 입력단자에 연결되고, 상기 프로그램가능한 비동기 신호원 선택기 제1입력단자는 입력선택신호에 응답하여 상기 제1출력단자에 연결되는 것을 특징으로 하는 집적회로.
  88. 제87항에 있어서, 상기 곱셈항 클러스터내의 다수의 곱셈항중 하나의 곱셈항은 상기 프로그램가능한 비동기 신호원 선택기 수단의 상기 제1입력단자에 연결되는 것을 특징으로 하는 집적회로.
KR1019930015073A 1992-08-03 1993-08-03 다수의 프로그램가능 스위치 매트릭스를 갖춘 다중 어레이 고밀도프로그램가능 논리소자 KR940004818A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US7/924,685 1992-08-03
US07/924,685 US5457409A (en) 1992-08-03 1992-08-03 Architecture of a multiple array high density programmable logic device with a plurality of programmable switch matrices

Publications (1)

Publication Number Publication Date
KR940004818A true KR940004818A (ko) 1994-03-16

Family

ID=25450548

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930015073A KR940004818A (ko) 1992-08-03 1993-08-03 다수의 프로그램가능 스위치 매트릭스를 갖춘 다중 어레이 고밀도프로그램가능 논리소자

Country Status (5)

Country Link
US (2) US5457409A (ko)
EP (1) EP0584911B1 (ko)
JP (1) JP3325657B2 (ko)
KR (1) KR940004818A (ko)
DE (1) DE69304163T2 (ko)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5477165A (en) * 1986-09-19 1995-12-19 Actel Corporation Programmable logic module and architecture for field programmable gate array device
US5198705A (en) 1990-05-11 1993-03-30 Actel Corporation Logic module with configurable combinational and sequential blocks
US5861760A (en) 1991-04-25 1999-01-19 Altera Corporation Programmable logic device macrocell with improved capability
US5530814A (en) * 1991-10-30 1996-06-25 I-Cube, Inc. Bi-directional crossbar switch with control memory for selectively routing signals between pairs of signal ports
US5636368A (en) * 1994-12-23 1997-06-03 Xilinx, Inc. Method for programming complex PLD having more than one function block type
US6531890B1 (en) * 1995-06-02 2003-03-11 Lattice Semiconductor Corporation Programmable optimized-distribution logic allocator for a high-density complex PLD
US5781030A (en) * 1995-06-02 1998-07-14 Advanced Micro Devices, Inc. Programmable uniform symmetrical distribution logic allocator for a high-density complex PLD
US5521529A (en) * 1995-06-02 1996-05-28 Advanced Micro Devices, Inc. Very high-density complex programmable logic devices with a multi-tiered hierarchical switch matrix and optimized flexible logic allocation
US5652529A (en) * 1995-06-02 1997-07-29 International Business Machines Corporation Programmable array clock/reset resource
US5589782A (en) * 1995-06-02 1996-12-31 Advanced Micro Devices, Inc. Macrocell and clock signal allocation circuit for a programmable logic device (PLD) enabling PLD resources to provide multiple functions
US5818254A (en) * 1995-06-02 1998-10-06 Advanced Micro Devices, Inc. Multi-tiered hierarchical high speed switch matrix structure for very high-density complex programmable logic devices
US5719516A (en) * 1995-12-20 1998-02-17 Advanced Micro Devices, Inc. Lock generator circuit for use with a dual edge register that provides a separate enable for each use of an input clock signal
US5799176A (en) * 1995-12-26 1998-08-25 Cypress Semiconductor Corp. Method and apparatus for providing clock signals to macrocells of logic devices
USRE37577E1 (en) 1996-01-11 2002-03-12 Cypress Semiconductor Corporation High speed configuration independent programmable macrocell
US5694058A (en) * 1996-03-20 1997-12-02 Altera Corporation Programmable logic array integrated circuits with improved interconnection conductor utilization
US6570404B1 (en) 1996-03-29 2003-05-27 Altera Corporation High-performance programmable logic architecture
US5894565A (en) 1996-05-20 1999-04-13 Atmel Corporation Field programmable gate array with distributed RAM and increased cell utilization
US5742181A (en) * 1996-06-04 1998-04-21 Hewlett-Packard Co. FPGA with hierarchical interconnect structure and hyperlinks
KR100211987B1 (ko) * 1996-12-12 1999-08-02 이계철 2.5Gbps급 (STM-16) 입출력 링크와 링 망 연동 기능을 통합한 동기식 교차 연결 장치
US5959466A (en) * 1997-01-31 1999-09-28 Actel Corporation Field programmable gate array with mask programmed input and output buffers
US5936426A (en) 1997-02-03 1999-08-10 Actel Corporation Logic function module for field programmable array
US6150837A (en) * 1997-02-28 2000-11-21 Actel Corporation Enhanced field programmable gate array
US6289494B1 (en) 1997-11-12 2001-09-11 Quickturn Design Systems, Inc. Optimized emulation and prototyping architecture
US6191612B1 (en) 1998-11-19 2001-02-20 Vantis Corporation Enhanced I/O control flexibility for generating control signals
US6629256B1 (en) 2000-04-04 2003-09-30 Texas Instruments Incorporated Apparatus for and method of generating a clock from an available clock of arbitrary frequency
US7796464B1 (en) 2003-06-27 2010-09-14 Cypress Semiconductor Corporation Synchronous memory with a shadow-cycle counter
US7797610B1 (en) * 2005-07-19 2010-09-14 Xilinx, Inc. Method and apparatus for virtual quad-port random access memory
US7502879B2 (en) * 2005-10-17 2009-03-10 Vimicro Corporation Integrated circuits with interchangeable connectors
US7893772B1 (en) 2007-12-03 2011-02-22 Cypress Semiconductor Corporation System and method of loading a programmable counter
JP5158195B2 (ja) * 2008-06-06 2013-03-06 日本電気株式会社 回路設計システムおよび回路設計方法
US8762753B2 (en) * 2012-06-17 2014-06-24 Freescale Semiconductor, Inc. Power management circuit using two configuration signals to control the power modes of two circuit modules using two crosslinked multiplexers and a level shifter
WO2014125979A1 (en) 2013-02-13 2014-08-21 Semiconductor Energy Laboratory Co., Ltd. Programmable logic device and semiconductor device

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4717912A (en) * 1982-10-07 1988-01-05 Advanced Micro Devices, Inc. Apparatus for producing any one of a plurality of signals at a single output
US5015884A (en) * 1985-03-29 1991-05-14 Advanced Micro Devices, Inc. Multiple array high performance programmable logic device family
US4963768A (en) * 1985-03-29 1990-10-16 Advanced Micro Devices, Inc. Flexible, programmable cell array interconnected by a programmable switch matrix
US5151623A (en) * 1985-03-29 1992-09-29 Advanced Micro Devices, Inc. Programmable logic device with multiple, flexible asynchronous programmable logic blocks interconnected by a high speed switch matrix
US4742252A (en) * 1985-03-29 1988-05-03 Advanced Micro Devices, Inc. Multiple array customizable logic device
US4758746A (en) * 1985-08-12 1988-07-19 Monolithic Memories, Inc. Programmable logic array with added array of gates and added output routing flexibility
US4771285A (en) * 1985-11-05 1988-09-13 Advanced Micro Devices, Inc. Programmable logic cell with flexible clocking and flexible feedback
US4789951A (en) * 1986-05-16 1988-12-06 Advanced Micro Devices, Inc. Programmable array logic cell
US4879481A (en) * 1988-09-02 1989-11-07 Cypress Semiconductor Corporation Dual I/O macrocell for high speed synchronous state machine
US5220214A (en) * 1991-04-22 1993-06-15 Altera Corporation Registered logic macrocell with product term allocation and adjacent product term stealing
US5204556A (en) * 1991-05-06 1993-04-20 Lattice Semiconductor Corporation Programmable interconnect structure for logic blocks
US5191243A (en) * 1991-05-06 1993-03-02 Lattice Semiconductor Corporation Output logic macrocell with enhanced functional capabilities
US5130574A (en) * 1991-05-06 1992-07-14 Lattice Semiconductor Corporation Programmable logic device providing product term sharing and steering to the outputs of the programmable logic device
US5260610A (en) * 1991-09-03 1993-11-09 Altera Corporation Programmable logic element interconnections for programmable logic array integrated circuits
US5260611A (en) * 1991-09-03 1993-11-09 Altera Corporation Programmable logic array having local and long distance conductors
US5359242A (en) * 1993-01-21 1994-10-25 Altera Corporation Programmable logic with carry-in/carry-out between logic blocks
US5258668A (en) * 1992-05-08 1993-11-02 Altera Corporation Programmable logic array integrated circuits with cascade connections between logic modules

Also Published As

Publication number Publication date
EP0584911A1 (en) 1994-03-02
DE69304163D1 (de) 1996-09-26
US5457409A (en) 1995-10-10
JP3325657B2 (ja) 2002-09-17
US5594365A (en) 1997-01-14
EP0584911B1 (en) 1996-08-21
DE69304163T2 (de) 1997-03-20
JPH06188723A (ja) 1994-07-08

Similar Documents

Publication Publication Date Title
KR940004818A (ko) 다수의 프로그램가능 스위치 매트릭스를 갖춘 다중 어레이 고밀도프로그램가능 논리소자
KR940004817A (ko) 고밀도의 프로그램 가능 논리기기용 호환성 동기/비동기 셀구조
KR920022673A (ko) 스위치 매트릭스에 의해 상호 연결되는 프로그래머블 로직블록
US5656950A (en) Interconnect lines including tri-directional buffer circuits
US5530813A (en) Field-programmable electronic crossbar system and method for using same
US6467017B1 (en) Programmable logic device having embedded dual-port random access memory configurable as single-port memory
US6392438B1 (en) Programmable logic array integrated circuit devices
KR930004033B1 (ko) 프로그래머블 로직소자의 입력/출력 마크로셀
US5394033A (en) Structure and method for implementing hierarchical routing pools in a programmable logic circuit
US6526461B1 (en) Interconnect chip for programmable logic devices
US6810513B1 (en) Method and apparatus of programmable interconnect array with configurable multiplexer
US5315178A (en) IC which can be used as a programmable logic cell array or as a register file
US5399922A (en) Macrocell comprised of two look-up tables and two flip-flops
US5732246A (en) Programmable array interconnect latch
US5371422A (en) Programmable logic device having multiplexers and demultiplexers randomly connected to global conductors for interconnections between logic elements
US5600264A (en) Programmable single buffered six pass transistor configuration
CA1056484A (en) Method and apparatus for path testing in a time division multiplex switching network
KR930009253A (ko) 고속의 스위치 매트릭스에 의해 상호접속되는 다수의 다루기 쉬운 비동기 프로그래머블 로직 블록을 갖는 프로그래머블 로직 디바이스
KR940004460A (ko) 다수의 프로그램 가능 스위치 매트릭스를 갖춘 다중 어레이 프로그램가능 논리기기
KR960704264A (ko) 영역 및 범용 신호 루팅을 갖는 프로그램가능 논리 디바이스(programmable logic device with regional and universal signal routing)
KR880005754A (ko) 동기배열논리회로 및 시스템
EP1116141B1 (en) A regionally time multiplexed emulation system
US6605959B1 (en) Structure and method for implementing wide multiplexers
AU628503B2 (en) Improvements in or relating to exchanges
US5189320A (en) Programmable logic device with multiple shared logic arrays

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid