KR940004460A - 다수의 프로그램 가능 스위치 매트릭스를 갖춘 다중 어레이 프로그램가능 논리기기 - Google Patents

다수의 프로그램 가능 스위치 매트릭스를 갖춘 다중 어레이 프로그램가능 논리기기 Download PDF

Info

Publication number
KR940004460A
KR940004460A KR1019930015072A KR930015072A KR940004460A KR 940004460 A KR940004460 A KR 940004460A KR 1019930015072 A KR1019930015072 A KR 1019930015072A KR 930015072 A KR930015072 A KR 930015072A KR 940004460 A KR940004460 A KR 940004460A
Authority
KR
South Korea
Prior art keywords
programmable
input
integrated circuit
output
multiplexer
Prior art date
Application number
KR1019930015072A
Other languages
English (en)
Inventor
피. 아그라왈 옴
Original Assignee
미키오 이시마루
어드밴스드 마이크로 디바이시즈, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미키오 이시마루, 어드밴스드 마이크로 디바이시즈, 인코포레이티드 filed Critical 미키오 이시마루
Publication of KR940004460A publication Critical patent/KR940004460A/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/1778—Structural details for adapting physical parameters
    • H03K19/17796—Structural details for adapting physical parameters for physical disposition of blocks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/1733—Controllable logic circuits
    • H03K19/1737—Controllable logic circuits using multiplexers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/17704—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form the logic functions being realised by the interconnection of rows and columns

Landscapes

  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Computing Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • General Physics & Mathematics (AREA)
  • Logic Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

본 발명은 프로그램 가능 논리기기(PLD)는 프로그램 가능 입력 스위치 매트릭스와 프로그램 가능 중앙 스위치 매트릭스를 포함하는 프로그램 가능 스위치 매트릭스에 의해 상호연결된 둘 혹은 그 이상의 프로그램 가능 논리블록을 포함한다. 각각의 프로그램 가능 논리블록은 출력 스위치 매트릭스에 의해 다수의 프로그램 가능 I/O매크로 셀에 연결된다. 각각의 프로그램 가능 I/O매크로셀은 프로그램 가능 논리블록을 위한 다수의 I/0핀중 하나에 연결된다. 일실시예에 있어서, 입력 매크로셀은 프로그램 가능 입력스위치 매트릭스에 I/0매크로셀과 연결된 I/0핀을 연결한다. 프로그램 가능 입력 스위치 매트릭스는 균일한 처리의 모든 피드백신호를 프로그램 가능 중앙스위치 매트릭스에 제공함에 따라 신호루팅을 간단히 하고, 향상된 기능평형성을 제공하며, PLD안에 자원유용성을 향상시킨다. 출력 스위치 매트릭스는 프로그램 가능 논리블록에서 다수의 I/0매크로셀중 하나까지 출력신호를 발송한다. 출력 스위치 매트릭스와 입력 스위치 매트릭스는 PLD의 피드백구조와 핀아웃으로 부터 프로그램 가능 논리블록과 중앙 스위치 매트릭스를 분리시킨다. 따라서 출력 스위치 매트릭스와 입력 스위치 매트릭스는 변화가 다양한 프로그램 가능 상호연결구조와 프로그램 가능 논리블록 구조로서 효과적으로 사용됨으로써 향상된 자원유용성, 정규 행로성 및 기능성을 성취할 수 있다.

Description

다수의 프로그램 가능 스위치 매트릭스를 갖춘 다중 어레이 프로그램가능 논리기기
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 프로그램 가능 중앙 스위치 매트릭스 및 프로그램 가능 입력 스위치 매트릭스를 포함하는 프로그램 가능 스위치 매트릭스로 상호연결된 다수의 동일 프로그램 가능 논리블록을 갖춘 본 발명의 초고밀도 PLD의 일실시예를 도시한 블록선도,
제2도는 본 발명의 프로그램 가능 논리블륵, 프로그램 가능 입력 스위치 매트릭스 뱅크, 프로그램 가능 출력 스위치 매트릭스 뱅크, I/0셀 입력 매크로셀 및 I/0핀을 포함하는 본 발명의 기본구조를 더욱 상세히 도시한 블록선도.

Claims (61)

  1. 다수의 핀을 구비한 집적회로도로서, 다수의 입력선과 다수의 출력선을 각기 구비한 다수의 프로그램 가능 논리블록, 상기 각 프로그램 가능 논리블록에 동작적으로 연결되었으며, 다수의 입력건과 다수의 출력선을 구비한 각각의 프로그램 가능 입력 스위치 매트릭스 뱅크로 이루어진 다수의 프로그램 가능 입력 스위치 매트릭스뱅크로 구성된 프로그램 가능 입력 스위치 상호연결 수단 및, 상기 각 프로그램 가능 논리블록과 상기 프로그램 가능 입력 스위치 상호연결수단에 동작적으로 연결되었으며, 다수의 입력선과 다수의 출력선을 구비한 프로그램 가능 중앙 스위치 상호연결수단으로 구성되고, 상기 프로그램 가능 입력 스위치 매트릭스 뱅크의 상기 다수의 입력선은 한 프로그램 가능 논리블록의 상기 다수의 출력선에 결합되며, 상기 프로그램 가능 입력 스위치 매트릭스 뱅크는 상기 다수의 입력선에 있는 각 선을 상기 프로그램 가능 입력 스위치 매트릭스 뱅크의 상기 출력선에 선택적으로 연결하거나 분리하고 상기 프로그램 가능 중앙 스위치 상호연결수단의 상기 다수의 입력선은 상기 프로그램 가능 입력 스위치 매트릭스 뱅크의 상기 다수의 출력선에 연결되며, 상기 프로그램 가능 중앙 스위치 수단은 상기 프로그램 가능 중앙 스위치 상호연결수단의 상기 다수의 입력선상에 신호를 상기 다수의 프로그램 가능 논리블록의 상기 다수의 입력선에 선택적으로 연결하거나 분리함을 특징으로 하는 집적회로.
  2. 제1항에 있어서, 상기 프로그램 가능 입력 스위치 매트릭스 뱅크는 신호의 기원에 관계없이 모든 신호를 위한 상기 프로그램 가능 입력 스위치 상호연결수단을 통하는 시간지연이 균일하게 고정된 시간지연이 되도록 상기 프로그램 가능 입력 스치치 매트릭스 뱅크의 상기 다수의 입력선과 상기 다수의 출력선에 연결된 프로그램가능 멀티플렉서 수단으로 구성됨을 특징으로 하는 집적회로.
  3. 제2항에 있어서, 상기 프로그램 가능 멀티플렉서 수단은 다수의 프로그램 가능 멀티플렉서로 구성됨을 특징으로 하는 집적회로.
  4. 제3항에 있어서, 상기 프로그램 가능 멀티플렉서는 상기 프로그램 가능 입력 스위치 매트릭스 뱅크가 적어도 3.0의 정규 행로성 팩터를 갖도록 하는 크기를 가짐을 특징으로 하는 집적회로.
  5. 제3항에 있어서, 상기 프로그램 가능 멀티플렉서는 상기 프로그램 가능 입력 스위치 매트릭스 뱅크까지의 각 입력신호가 프로그램 가능 입력 스위치 매트릭스 뱅크를 통과하는 한번의 기회 이상이 되도록 하는 크기를 가짐을 특징으로 하는 집적회로.
  6. 제3항에 있어서, 상기 프로그램 가능 멀티플렉서 수단은 프로그램 가능 4:1 멀티플렉서로 구성됨을 특징으로 하는 집적회로.
  7. 제3항에 있어서, 상기 프로그램 가능 멀티플렉서 수단은 프로그램 가능 2:1 멀티플렉서로 구성됨을 특징으로 하는 집적회로.
  8. 제1항에 있어서 상기 다수의 프로그램 가능 논리블록의 입력선은 33개의 입력선으로 구성됨을 특징으로 하는 집적회로.
  9. 제1항에 있어서, 상기 다수의 프로그램 가능 논리블록의 입력선은 34개의 입력선으로 구성됨을 특징으로 하는 집적회로.
  10. 제1항에 있어서, 상기 프로그램 가능 중앙 스위치 상호연결수단은 신호의 기원에 관계없이 모든 신호를 위한 상기 프로그램 가능 중앙 스위치 상호연걸수단을 통하는 시간지연이 균일하게 고정된 시간지연이 되도록 상기 프로그램 가능 중앙 스위치 상호연결수단의 상기 다수의 입력선과 상기 다수의 출력선에 연결된 프로그램 가능 멀티플렉서 수단으로 구성됨을 특징으로 하는 집적회로.
  11. 제10항에 있어서, 상기 프로그램 가능 멀티플렉서 수단은 다수의 프로그램 가능 멀터플렉서로 구성됨을 특징으로 하는 집적회로.
  12. 제11항에 있어서, 상기 프로그램 가능 멀티플렉서는 상기 프로그램 가능 중앙 스위치 상호연걸수단이 적어도 3.0의 정규 행로성 팩터를 갖도록 하는 크기를 가짐을 특징으로 하는 집적회로.
  13. 제10항에 있어서, 상기 프로그램 가능 멀티플렉서 수단은 프로그램 가능 18:1 멀티플렉서로 구성됨을 특징으로 하는 집적회로.
  14. 제10항에 있어서, 상기 프로그램 가능 멀티플렉서 수단은 프로그램 가능 36:1 멀티플렉서로 구성됨을 특징으로 하는 집적회로.
  15. 제1항에 있어서. 상기 각각의 프로그램 가능 논리블록과 상기 다수의 핀으로 된 한세트의 핀에 동작적으로 연결되었으며, 다수의 입력선과 다수의 출력선을 구비한 각각의 출력 스위치 매트릭스 뱅크로 이루어진 다수의 출력 스위치 매트릭스 뱅크로 구성된 프로그램 가능 출력 스위치 상호연결수단으로 또한 구성되고. 상기 프로그램 가능 출력 스위치 매트릭스 뱅크의 상기 다수의 입력선은 한 프로그램 가능 논리블록의 상기 다수의 입력선에 연결되며, 상기 프로그램 가능 출력 스위치 상호연결수단은 상기 다수의 입력선으로 된 상기 세트에 있는 각 선을 상기 다수의 핀안에 있는 상기 핀세트내 핀에 선택적으로 연결하거나 분리함을 특징으로 하는 집적회로.
  16. 제15항에 있어서, 상기 다수의 핀세트는 입력/출력핀으로 구성됨을 특징으로 하는 집적회로.
  17. 제16항에 있어서, 상기 프로그램 가능 출력 스위치 매트릭스 뱅크는 신호의 기원에 관계없이 모든 신호를 위한 상기 프로그램 가능 출력 스위치 상호연결수단을 통하는 시간지연이 균일하게 고정된 시간지연이 되도록 상기 프로그램 가능 출력 스위치 매트릭스 뱅크의 상기 다수의 입력선과 상기 다수의 출력선에 연결된 프로그램 가능 멀티플렉서 수단으로 구성됨을 특징으로 하는 집적회로.
  18. 제17항에 있어서, 상기 프로그램 가능 멀티플렉서 수단은 다수의 프로그램 가능 멀티플렉서로 구성됨을 특징으로 하는 집적회로.
  19. 제18항에 있어서, 상기 프로그램 가능 멀티플렉서는 상기 프로그램 가능 출력 스위치 매트릭스 수단이 적어도 3.0의 정극 행로성 팩터를 갖도록 하는 크기를 가짐을 특징으로 하는 집적회로.
  20. 제17항에 있어서, 상기 프로그램 가능 멀티플렉서 수단은 프로그램 가능 8:1 멀티플렉서로 구성됨을 특징으로 하는 집적회로.
  21. 제1항에 있어서. 상기 각각의 프로그램 가능 논리블록은 일치함을 특징으로 하는 접적회로.
  22. 제1항에 있어서, 상기 다우의 핀안에 있는 적어도 하나의 핀은 입력전용핀임을 특징으로 하는 집적회로.
  23. 제22항에 있어서, 상기 입력전용핀은 상기 프로그램 가능 중앙 스위치 상호연결수단에 연걸됨을 특징으로 하는 집적회로.
  24. 다수의 핀을 구비한 집적회로로서, 다수의 입력선과 다수의 출력선을 각기 구비한 다수의 프로그램 가능 논리블록, 상기 각 프로그램 가능 논리블록에 동작적으로 연결되었으며. 다수의 입력선과 다수의 출력선을 구비한 각각의 프로그램 가능 입력 스위치 매트릭스 뱅크로 이루어진 다수의 프로그램 가능 입력 스위치 매트릭스 뱅크로 이루어진 다수의 프로그램 가능 입력 수위치 매트릭스 뱅크로 구성된 프로그램 가능 입력 스위치 상호연결수단, 상기 각각의 프로그램 가능 논리블록과 상기 프로그램 가능 입력 스위치 상호연결수단에 동작적으로 연결되어 있고, 다수의 입력선과 다수의 출력선을 구비한 프로그램 가능 중앙 스위치 상호연결수단 및. 상기 각각의 프로그램 가능 논리블록과 상기 다수의 핀으로 된 한세트의 핀에 동작적으로 연걸되어 있고. 다수의 입력선과 다수의 출력선을 구비한 각각의 출력 스위치 매트릭스 뱅크로 구성된 프로그램 가능 출력 스위치 상호연결수단으로 구성되고, 상기 프로그램 가능 입력 스위치 매트릭스 뱅크의 상기 다수의 입력선은 한 프로그램 가능 논리블록의 상기 다수의 출력선에 결합되며, 상기 프로그램 가능 입력 스위치 매트릭스 뱅크는 상기 다수의 입력선의 상기 세트에 있는 각 선을 상기 프로그램 가능 입력 스위치 매트릭스 뱅크의 상기 출력선에 선택적으로 연결하거나 분리하며. 상기 프로그램 가능 중앙 스위치 상호연결수단의 상기 다수의 입력선은 상기 프로그램 가능 입력 스위치 매트릭스 뱅크의 상기 다수의 출력선에 연결되며, 상기 프로그램 가능 중앙 스위치 상호연결수단은 상기 프로그램 가능 중앙 스위치 상호연결수단의 상기 다수의 입력선상에 신호를 상기 다수의 프로그램 가능 논리블록의 사이 다수의 입력선에 선택적으로 연결하거나 분리하며, 상기 프로그램 가능 출력 스위치 매트릭스 뱅크의 상기 다수의 입력선은 한 프로그램 가능 논리블록의 상기 다수의 출력선에 연결되고, 상기 프로그램 가능 출력 스위치 상호연결수단은 상기 다수의 입력선의 상기 세트에 있는 각 선을 상기 다수의 입력핀안에 있는 상기 핀세트내 핀에 선택적으로 연결하거나 분리함을 특징으로 하는 집적회로.
  25. 제24항에 있어서, 상기 프로그램 가능 출력 스위치 매트릭스 뱅크는 신호의 기원에 관계없이 모든 신호를 위한 상기 프로그램 가능 출력 스위치 상호연결수단을 통하는 시간지연이 균일하게 고정된 시간지연이 되도록 상기 프로그램 가능 입력 스위치 매트릭스 뱅크의 상기 다수의 입력선과 상기 다수의 출력선에 연결된 프로그램 가능 멀터플렉서 수단으로 구성됨을 특징으로 하는 집직회로.
  26. 제25항에 있어서, 상기 프로그램 가능 멀티플렉서 수단은 다수의 프로그램 가능 멀티플렉서로 구성됨을 특징으로 하는 집적회로.
  27. 제26항에 있어서, 상기 프로그램 가능 멀티플렉서는 상기 프로그램 가능 입력 스위치 매트릭스 뱅크가 적어도 3.0의 정규 행로성 팩터를 갖도록 하는 크기를 가짐을 특징으로 하는 집적회로.
  28. 제26항에 있어서, 상기 프로그램 가능 멀티플렉서는 상기 프로그램 가능 입력 스위치 매트릭스 뱅크까지의 각 입력신호가 프로그랩 가능 입력 스위치 매트릭스 뱅크를 통과 하는 한번의 기회 이상이 되도록 하는 크기를 가짐을 특징으로 하는 집적회로.
  29. 제26항에 있어서, 상기 프로그램 가능 멀티플렉서 수단은 프로그램 가능 4:1 멀티플렉서로 구성됨을 특징으로 하는 집적회로.
  30. 제26항에 있어서. 상기 프로그램 가능 멀티플렉서 수단은 프로그램 가능 2:1 멀티플렉서로 구성됨을 특징으로 하는 집적회로.
  31. 제24항에 있어서, 상기 다수의 프로그램 가능 논리블록의 입력선은 33개의 입력선으로 구성됨을 특징으로 하는 집적 회로.
  32. 제24항에 있어서, 상기 다수의 프로그램 가능 논리블록의 입력선은 34개의 입력선으로 구성됨을 특징으로 하는 집적 회로.
  33. 제24항에 있어서, 상기 프로그램 가능 중앙 스위치 상호연결수단은 신호의 기원에 관계없이 모든 신호를 위한 상기 프로그램 가능 중앙 스위치 상호연결수단을 통하는 시간지연이 균일하게 고정된 시간지연이 되도록 상기 프로그램 가능 중앙 스위치 상호연결수단의 상기 다수의 입력선과 상기 다수의 출력선에 연결된 프로그램 가능 멀티플렉서 수단으로 구성됨을 특징으로 하는 집적회로.
  34. 제33항에 있어서, 상기 프로그램 가능 멀티플렉서 수단은 다수의 프로그램 가능 멀티플렉서로 구성됨을 특징으로 하는 집적회로.
  35. 제34항에 있어서, 상기 프로그램 가능 멀티플렉서는 상기 프로그램 가능 출력 스위치 상호연결 수단이 적어도 3.0의 정규 행로성 팩터를 갖도록 하는 크기를 가짐을 특징으로 하는 집적회로.
  36. 제33항에 있어서. 상기 프로그램 가능 멀티플렉서 수단은 프로그램 가능 18:1 멀티플렉서로 구성됨을 특징으로 하는 집적회로.
  37. 제33항에 있어서. 상기 프로그램 가능 멀티플렉서 수단은 프로그램 가능 36:1 멀티플렉서로 구성됨을 특징으로 하는 집적회로.
  38. 제24항에 있어서. 상기 다수의 핀세트는 입력/출력핀으로 구성됨을 특징으로 하는 집적회로.
  39. 제38항에 있어서, 상기 프로그램 가능 출력 스위치 매트릭스 뱅크는 신호의 기원에 관계없이 모든 신호를 위한 상기 프로그램 가능 출력 스위치 상호연결수단을 통하는 시간지연이 균일하게 고정된 시간지연이 되도록 상기 프로그램 가능 출력 스위치 매트릭스 뱅크의 상기 다수의 입력선과 상기 다수의 출력선에 연결된 프로그램가능 멀티플렉서 수단으로 구성됨을 특징으로 하는 집적회로.
  40. 제39항에 있어서, 상기 프로그램 가능 멀티플렉서 수단은 다수의 프로그램 가능 멀티플렉서로 구성됨을 특징으로 하는 집적회로.
  41. 제40항에 있어서, 상기 프로그램 가능 멀티플렉서는 상기 프로그램 가능 출력 스위치 매트릭스 수단이 적어도 3.0의 정규 행로성 팩터를 갖도록 하는 크기를 가짐을 특징으로 하는 집적회로.
  42. 제39항에 있어서, 상기 프로그램 가능 멀티플렉서 수단은 프로그램 가능 8:1 멀티플렉서로 구성됨을 특징으로 하는 집적회로.
  43. 제33항에 있어서, 상기 각각의 프로그램 가능 논리블록은 일치함을 특징으로 하는 집적회로.
  44. 제24항에 있어서, 상기 다수의 핀안에 있는 적어도 하나의 핀은 입력전용핀임을 특징으로 하는 집적회로.
  45. 제44항에 있어서, 상기 입력전용핀은 상기 프로그램 가능 중앙 스위치 상호연결수단에 연결됨을 특징으로 하는 집적회로.
  46. 프로그램 가능 중앙 스위치 상호연결수단과 다수의 핀을 포함하는 집적회로의 프로그램 가능 논리기기용 프로그램 가능 구조로서, 다수의 입력선과 다수의 출력선을 각기 구비한 다수의 프로그램 가능 논리블록 및, 상기 각 프로그램 가능 논리블록에 동작적으로 연결되었으며, 다수의 입력선과 다수의 출력선을 구비한 각각의 프로그램 가능 입력 스위치 매트릭스 뱅크로 이루어진 다수의 프로그램 가능 입력 스위치 매트릭스 뱅크로 구성된 프로그램 가능 입력 스위치 상호연결 수단으로 구성되고, 상기 프로그램 가능 입력 스위치 매트릭스 뱅크의 상기 다수의 입력선은 한 프로그램 가능 논리블록의 상기 다수의 출력선에 결합되며, 상기 프로그램 가능 입력 스위치 매트릭스 뱅크는 상기 다수의 입력선의 상기 세트안에 있는 각 선을 상기 프로그램 가능 입력 스위치 매트릭스 뱅크의 상기 출력선에 선택적으로 연결하거나 분리함을 특징으로 하는 집적회로.
  47. 제46항에 있어서, 상기 프로그램 가능 입력 스위치 매트릭스 뱅크는 신호의 기원에 관계없이 모든 신호를 위한 상기 프로그램 가능 입력 스위치 상호연결수단을 통하는 시간지연이 균일하게 고정된 시간지연이 되도록 상기 프로그램 가능 입력 스위치 매트릭스 뱅크의 상기 다수의 입력선과 상기 다수의 출력선에 연결된 프로그램 가능 멀티플렉서 수단으로 구성됨을 특징으로 하는 집적회로.
  48. 제47항에 있어서, 상기 프로그램 가능 멀티플렉서 수단은 다수의 프로그램 가능 멀티플렉서로 구성됨을 특징으로 하는 집적회로.
  49. 제48항에 있어서, 상기 프로그램 가능 멀티플렉서는 상기 프로그램 가능 입력 스위치 매트릭스 뱅크가 적어도 3.0의 정규 행로성 팩터를 갖도록 하는 크기를 가짐을 륵징으로 하는 집적회로.
  50. 제48항에 있어서, 상기 프로그램 가능 멀티플렉서는 상기 프로그램 가능 입력 스위치 매트릭스 뱅크까지의 각 입력신호가 프로그램 가능 입력 스위치 매트릭스 뱅크를 퉁과하는 한번의 기회 이상이 되도록 하는 크기를 가짐을 특징으로 하는 집적회로.
  51. 제48항에 있어서, 상기 프로그램 가능 멀티플렉서 수단은 프로그램 가능 4:1 멀티플렉서로 구성됨을 특징으로 하는 집적회로.
  52. 제48항에 있어서, 상기 프로그램 가능 멀티플렉서 수단은 프로그램 가능 2:1 멀티플렉서로 구성됨을 특징으로 하는 집적회로.
  53. 제48항에 있어서, 상기 각각의 프로그램 가능 논리블록과 상기 다수의 핀으로 이루어진 핀세트에 동작적으로 연결되었으며, 다수의 입력선과 다수의 출력선을 구비한 각기 출력 스위치 매트릭스 뱅크로 이루어진 다수의 출력 스위치 매트릭스 뱅크로 구성된 프로그램 가능 출력 스위치 상호연결수단으로 또한 구성되고, 상기 프로그램 가능 출력 스위치 매트릭스 뱅크의 상기 다수의 입력선은 한 프로그램 가능 논리블록의 상기 다수의 출력선에 연결되며, 상기 프로그램 가능 출력 스위치 상호연결수단은 상기 다수의 입력선의 상기 세트안에 있는 각 선을 상기 다수의 핀안에 있는 상기 핀세트내 핀에 선택적으로 연결하거나 분리함을 특징으로 하는 집적회로.
  54. 제53항에 있어서, 상기 다수의 핀세트는 입력/출력핀으로 구성됨을 특징으로 하는 집적회로.
  55. 제54항에 있어서, 상기 프로그램 가능 출력 스위치 상호연결수단은 신호의 기원에 관계없이 모든 신호를 위한 상기 프로그램 가능 출력 스위치 상호연결수단을 통하는 시간지연이 균일하게 고정된 시간지연이 되도록 상기 프로그램 가능 출력 스위치 매트릭스 뱅크의 상기 다수의 입력선과 상기 다수의 출력선에 연결된 프로그램 가능 멀티플렉서 수단으로 구성됨을 특징으로 하는 집적회로.
  56. 제55항에 있어서, 상기 프로그램 가능 멀티플렉서 수단은 다수의 프로그램 가능 멀티플렉서로 구성됨을 특징으로 하는 집적회로.
  57. 제56항에 있어서, 상기 프로그램 가능 멀티플렉서는 상기 프로그램 가능 출력 스위치 매트릭스 수단이 적어도 3.0의 정규 행로성 팩터를 갖도록 하는 크기를 가짐을 특징으로 하는 집적회로.
  58. 제55항에 있어서 상기 프로그램 가능 멀티플렉서 수단은 프로그램 가능 8:1 멀티플렉서로 구성됨을 특징으로 하는 집적회로.
  59. 제46항에 있어서, 상기 각각의 프로그램 가능 논리블록은 일치함을 특징으로 하는 집적회로.
  60. 제46항에 있어서, 상기 다수의 핀안에 있는 적어도 하나의 핀은 입력전용 핀임을 특징으로 하는 집적회로.
  61. 제60항에 있어서, 상기 입력 전용핀은 상기 프로그램 가능 중앙 스위치 상호연결수단에 연결됨을 특징으로 하는 집적회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930015072A 1992-08-03 1993-08-03 다수의 프로그램 가능 스위치 매트릭스를 갖춘 다중 어레이 프로그램가능 논리기기 KR940004460A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US92426792A 1992-08-03 1992-08-03
US7/924,267 1992-08-03

Publications (1)

Publication Number Publication Date
KR940004460A true KR940004460A (ko) 1994-03-15

Family

ID=25449983

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930015072A KR940004460A (ko) 1992-08-03 1993-08-03 다수의 프로그램 가능 스위치 매트릭스를 갖춘 다중 어레이 프로그램가능 논리기기

Country Status (5)

Country Link
US (1) US5617042A (ko)
EP (1) EP0584910B1 (ko)
JP (1) JP3325662B2 (ko)
KR (1) KR940004460A (ko)
DE (1) DE69304471T2 (ko)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5367208A (en) 1986-09-19 1994-11-22 Actel Corporation Reconfigurable programmable interconnect architecture
US5198705A (en) 1990-05-11 1993-03-30 Actel Corporation Logic module with configurable combinational and sequential blocks
US5689686A (en) * 1994-07-29 1997-11-18 Cypress Semiconductor Corp. Methods for maximizing routability in a programmable interconnect matrix having less than full connectability
US6570404B1 (en) 1996-03-29 2003-05-27 Altera Corporation High-performance programmable logic architecture
US6526461B1 (en) * 1996-07-18 2003-02-25 Altera Corporation Interconnect chip for programmable logic devices
US6229812B1 (en) * 1996-10-28 2001-05-08 Paxonet Communications, Inc. Scheduling techniques for data cells in a data switch
US5959466A (en) 1997-01-31 1999-09-28 Actel Corporation Field programmable gate array with mask programmed input and output buffers
US5936426A (en) 1997-02-03 1999-08-10 Actel Corporation Logic function module for field programmable array
US6150837A (en) 1997-02-28 2000-11-21 Actel Corporation Enhanced field programmable gate array
US6034541A (en) * 1997-04-07 2000-03-07 Lattice Semiconductor Corporation In-system programmable interconnect circuit
US6289494B1 (en) 1997-11-12 2001-09-11 Quickturn Design Systems, Inc. Optimized emulation and prototyping architecture
US6045816A (en) * 1998-06-17 2000-04-04 Isp Investments Inc. Water-based microemulsion of a pyrethroid
US6243664B1 (en) 1998-10-27 2001-06-05 Cypress Semiconductor Corporation Methods for maximizing routability in a programmable interconnect matrix having less than full connectability
US6476636B1 (en) 2000-09-02 2002-11-05 Actel Corporation Tileable field-programmable gate array architecture
US6870396B2 (en) * 2000-09-02 2005-03-22 Actel Corporation Tileable field-programmable gate array architecture
US7426665B1 (en) 2000-09-02 2008-09-16 Actel Corporation Tileable field-programmable gate array architecture
US7015719B1 (en) * 2000-09-02 2006-03-21 Actel Corporation Tileable field-programmable gate array architecture
US6937063B1 (en) 2000-09-02 2005-08-30 Actel Corporation Method and apparatus of memory clearing with monitoring RAM memory cells in a field programmable gated array
US7454664B2 (en) * 2003-06-30 2008-11-18 International Business Machines Corporation JTAGchain bus switching and configuring device
US10284185B1 (en) * 2017-12-18 2019-05-07 Xilinx, Inc. Selectively providing clock signals using a programmable control circuit
TW202117932A (zh) * 2019-10-15 2021-05-01 瑞昱半導體股份有限公司 積體電路及動態腳位控制方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5015884A (en) * 1985-03-29 1991-05-14 Advanced Micro Devices, Inc. Multiple array high performance programmable logic device family
US4758746A (en) * 1985-08-12 1988-07-19 Monolithic Memories, Inc. Programmable logic array with added array of gates and added output routing flexibility
US4771285A (en) * 1985-11-05 1988-09-13 Advanced Micro Devices, Inc. Programmable logic cell with flexible clocking and flexible feedback
US4789951A (en) * 1986-05-16 1988-12-06 Advanced Micro Devices, Inc. Programmable array logic cell
US5229214A (en) * 1989-07-31 1993-07-20 Akzo N.V. Preprimed metal substrates for formed metal applications
US5191243A (en) * 1991-05-06 1993-03-02 Lattice Semiconductor Corporation Output logic macrocell with enhanced functional capabilities
US5204556A (en) * 1991-05-06 1993-04-20 Lattice Semiconductor Corporation Programmable interconnect structure for logic blocks
US5130574A (en) * 1991-05-06 1992-07-14 Lattice Semiconductor Corporation Programmable logic device providing product term sharing and steering to the outputs of the programmable logic device
US5260611A (en) * 1991-09-03 1993-11-09 Altera Corporation Programmable logic array having local and long distance conductors
US5260610A (en) * 1991-09-03 1993-11-09 Altera Corporation Programmable logic element interconnections for programmable logic array integrated circuits
US5258668A (en) * 1992-05-08 1993-11-02 Altera Corporation Programmable logic array integrated circuits with cascade connections between logic modules

Also Published As

Publication number Publication date
EP0584910A1 (en) 1994-03-02
JPH06188725A (ja) 1994-07-08
EP0584910B1 (en) 1996-09-04
DE69304471D1 (de) 1996-10-10
JP3325662B2 (ja) 2002-09-17
US5617042A (en) 1997-04-01
DE69304471T2 (de) 1997-03-20

Similar Documents

Publication Publication Date Title
KR940004460A (ko) 다수의 프로그램 가능 스위치 매트릭스를 갖춘 다중 어레이 프로그램가능 논리기기
KR940004817A (ko) 고밀도의 프로그램 가능 논리기기용 호환성 동기/비동기 셀구조
US5483178A (en) Programmable logic device with logic block outputs coupled to adjacent logic block output multiplexers
US5028821A (en) Programmable logic device with programmable inverters at input/output pads
US5394033A (en) Structure and method for implementing hierarchical routing pools in a programmable logic circuit
US7075333B1 (en) Programmable circuit optionally configurable as a lookup table or a wide multiplexer
US5796267A (en) Tri-Statable input/output circuitry for programmable logic
US4967107A (en) Programmable logic expander
US5023606A (en) Programmable logic device with ganged output pins
US4912345A (en) Programmable summing functions for programmable logic devices
US6483343B1 (en) Configurable computational unit embedded in a programmable device
EP0584911B1 (en) Programmable logic device
EP0341616A3 (en) Architecture and device for testable mixed analog and digital vlsi circuits
ATE150600T1 (de) Konfigurierbares logisches feld
JPH06510403A (ja) ロジックブロックのためのプログラマブル相互接続構造
EP0361404A3 (en) Memory circuit provided with improved redundant structure
KR950034747A (ko) 주문자 설계 논리배열장치
US4027175A (en) Threshold logic gates
EP0428503B1 (en) Programmable logic device with programmable output selection means
SE9802582D0 (sv) A reliable and robust ATM-switch
Moore et al. Fault-tolerant communications for wafer-scale integration of a processor array
PL125417B1 (en) Decentralized control system for telecommunication system
CN103746942B (zh) 一种门控开关装置
Nikaido et al. A 1.5 Mb/s× 128-channel time switch LSI for digital still pictures
KR19990045749A (ko) 통신장치용교환망

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid