KR940004263B1 - 선택 에피택시를 이용한 반도체 소자 제조방법 - Google Patents
선택 에피택시를 이용한 반도체 소자 제조방법 Download PDFInfo
- Publication number
- KR940004263B1 KR940004263B1 KR1019900022472A KR900022472A KR940004263B1 KR 940004263 B1 KR940004263 B1 KR 940004263B1 KR 1019900022472 A KR1019900022472 A KR 1019900022472A KR 900022472 A KR900022472 A KR 900022472A KR 940004263 B1 KR940004263 B1 KR 940004263B1
- Authority
- KR
- South Korea
- Prior art keywords
- type region
- gate
- forming
- oxide
- type
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title description 7
- 238000004519 manufacturing process Methods 0.000 title description 5
- 239000000758 substrate Substances 0.000 claims abstract description 7
- 238000000407 epitaxy Methods 0.000 claims abstract description 6
- 238000000034 method Methods 0.000 claims abstract description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 6
- 238000005468 ion implantation Methods 0.000 claims abstract description 3
- 238000000059 patterning Methods 0.000 claims abstract 2
- 150000002500 ions Chemical class 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 229920005591 polysilicon Polymers 0.000 abstract description 5
- 239000012535 impurity Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
내용 없음.
Description
제1도는 종래의 LDD 구조를 갖는 반도체 소자 구조도.
제2도는 본 발명에 따른 선택 에피택시를 이용한 반도체 소자 제조공정도.
* 도면의 주요부분에 대한 부호의 설명
1 : CVD 산화막 2 : 폴리실리콘
3 : 게이트 옥사이드 4, 6 : 싸이드월
5 : 저농도 n형 영역 7 : 고농도 n형 영역
본 발명은 쇼트채널 이펙트(Short Channel Effect)와 옥사이드 트랩 제너레이션 레이트(Oxide Trap Generation Pate)를 동시에 줄이도록 한 디프서브 미크론(Deep Submicron) 반도체 소자의 제조방법에 관한 것이다.
종래에는 제1도에 도시한 바와 같이 기판의 게이트 양측 소오스 및 드레인 영역상에 고농도 n형 불순물층과 저농도 n형 불순물층을 형성함으로써 주전류가 도시된 바와 같이 흐르도록 되었다.
따라서 이 매립형(Buried) LDD 소자의 구조는 저농도 n형 영역(Region) 아래에 n형 영역(Region)을 형성하여 주전류통로(Major Current Path)가 산화실리콘 인터페이스(Oxide/Silicon Interface)에서 멀어지도록 하여 옥사이드 트랩 차지(Oxide Trap Charge)를 줄이는 구조로 형성된 것이다.
따라서 이를 디프서브미크론(Deep Submicron) 구조에 적용할 경우에는 저농도 n형 영역밑의 n형 영역 때문에 차지세어링(Churge Submicron) 효과에 의한 쇼트채널 효과(Short Channel Effect)가 심화된다.
따라서 이러한 종래의 문제점을 해결하기 위하여 안출된 것으로서 본 발명에 따른 소자의 제조방법은 다음과 같다.
우선, 제2a도에 도시된 바와 같이 기판위에 게이드 옥사이드(Gate Oxide)(3)와 다결정 폴리실리콘(2), 산화막(1)으로 구성된 게이트를 패터닝(Patterning)하고, 제2b도와 같이 게이트를 마스크로 하여 기판에 도핑농도가 1018㎝-3정도의 n형 이온을 주입하여 n형 영역(n)을 형성하고, 제2c도와 같이 산화막을 증착하고 이방석 식각하여 게이트 측벽에 제1싸이드월(Side Wall)(4)을 형성한다.
노출된 게이트(폴리실리콘(Polysilicon)를 옥시데이션(Oxidation)하여 싸이드월을 형성할 수도 있다) 제2d도와 같이(RTP(Rapid Thermal Process)를 이용한 선택에피택시로 도핑농도가 정도의 저농도 n형 영역(56)을 배어실리콘(Bare Silicon)이 오픈된 소오스 및 드레인부분(실리콘 기존의 격자 구조를 갖는 실리콘 위에 옥사이드가 없는 부분)인 n형 영역(n) 위에 형성하고, 제2e도와 같이 산화막을 증착하고 이방성 식각하여 제1싸이드월(4) 측벽에 제2싸이드월(6)을 형성한 다음 제2f도와 같이 노출된 저농도 n형 영역(5)에 1020㎝-3정도의 도핑농도로 이온주입하여 고농도 n형 영역(7)을 형성하여 n형 영역(n)과 만나도록 구성된 선택 에피택시를 이용한 반도체 소자 제조방법에 관한 것이다.
여기서 상기의 농도표시 1010㎝-3및 1016㎝-3, 1020㎝-3등의 표현은 1㎝-3체적당 10-3또는 1016또는 102atans이 주입된 농도표시이다.
따라서 본 발명에 따른 반도체 소자는 고농도 n형 영역과 n형 영역이 맞닿아 있으므로 주전류 통로가 제2f도에 표시한 바와 같이 옥사이드 에지(Oxide Edge) 부분으로부터 떨어지게 된다.
따라서 본 발명에 따른 반도체 소자는 기존의 매립형 LDD 구조보다 게이트 옥사이드에 대한 비교적 정선 깊이가 작고 또한 쇼트채널 효과가 작고 주전류 통로가 옥사이드층으로부터 떨어지므로 트랩(Trap)이 적게 생기는 등 여러 가지 장점이 있다.
Claims (1)
- 기판위에 게이트 옥사이드(Gate Oxide), 다결정 실리콘, 산화막으로 구성된 게이트를 패턴닝(Patterning)하는 공정과, 게이트를 마스크로 하여 기판에 1018㎝-3의 농도로 n형 이온을 주입하여 n형 영역을 형성하는 공정과, 산화막을 이용하여 게이트 측벽에 제1싸이드월(Side Wall)을 형성하는 공정과, 선택에피택시로 1016㎝-3의 저농도 n형 영역을 상기 n형 영여고가 연결되도록 소오스 및 드레인 부분에만 형성하는 공정과, 산화막을 이용하여 상기 제1싸이드월 측면에 제2싸이드월을 형성하고 1020㎝-3의 농도는 n형 이온주입하여 상기 n형 영역과 연결되도록 저농도의 형성영역에 고농도 n형 영역을 형성하는 공정을 포함하여 이루어짐을 특징으로 하는 선택에피택시를 이용한 초승달형 단면을 갖는 측면 바아(21)을 포함하고, 상기 측면 바아는 다위
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019900022472A KR940004263B1 (ko) | 1990-12-29 | 1990-12-29 | 선택 에피택시를 이용한 반도체 소자 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019900022472A KR940004263B1 (ko) | 1990-12-29 | 1990-12-29 | 선택 에피택시를 이용한 반도체 소자 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR920013773A KR920013773A (ko) | 1992-07-29 |
| KR940004263B1 true KR940004263B1 (ko) | 1994-05-19 |
Family
ID=19308974
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019900022472A KR940004263B1 (ko) | 1990-12-29 | 1990-12-29 | 선택 에피택시를 이용한 반도체 소자 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR940004263B1 (ko) |
-
1990
- 1990-12-29 KR KR1019900022472A patent/KR940004263B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR920013773A (ko) | 1992-07-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940002400B1 (ko) | 리세스 게이트를 갖는 반도체장치의 제조방법 | |
| KR100212871B1 (ko) | 저농도 도핑 드레인(ldd)집적회로 구조물의 제조방법 | |
| US4599118A (en) | Method of making MOSFET by multiple implantations followed by a diffusion step | |
| US4908326A (en) | Process for fabricating self-aligned silicide lightly doped drain MOS devices | |
| US4402761A (en) | Method of making self-aligned gate MOS device having small channel lengths | |
| JP2932434B2 (ja) | 半導体デバイスの構造及びその製造方法 | |
| US4296429A (en) | VMOS Transistor and method of fabrication | |
| EP0083447A2 (en) | Triple diffused short channel device structure | |
| KR100272527B1 (ko) | 반도체 소자 및 그 제조방법 | |
| US7517759B2 (en) | Method of fabricating metal oxide semiconductor device | |
| JPS6055665A (ja) | 半導体装置の製造方法 | |
| KR940004263B1 (ko) | 선택 에피택시를 이용한 반도체 소자 제조방법 | |
| GB2038088A (en) | Semiconductor structures | |
| US6215153B1 (en) | MOSFET and method for fabricating the same | |
| KR0156156B1 (ko) | 반도체 장치 제조방법 | |
| KR940001287B1 (ko) | 피모오스 ldd 제조방법 | |
| JPH0491481A (ja) | Ｍｉｓ電界効果トランジスタ | |
| KR100579849B1 (ko) | 반도체 소자 및 그의 제조 방법 | |
| KR950000151B1 (ko) | Itldd 구조의 반도체장치의 제조방법 | |
| KR0142787B1 (ko) | 모스 트랜지스터 제조방법 | |
| KR100497221B1 (ko) | 반도체 소자의 제조 방법 | |
| KR950007352B1 (ko) | 모스형 전계효과 트랜지스터소자의 제조방법 | |
| JP2511010B2 (ja) | 縦型ｍｏｓトランジスタの製造方法 | |
| KR940005292B1 (ko) | 반도체 소자 제조방법 | |
| KR100305205B1 (ko) | 반도체소자의제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| AMND | Amendment | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| J2X1 | Appeal (before the patent court) |
Free format text: APPEAL AGAINST DECISION TO DECLINE REFUSAL |
|
| G160 | Decision to publish patent application | ||
| B701 | Decision to grant | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20050422 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |