KR940003667Y1 - Rotating direction and angle detecting circuit in rotary encoder - Google Patents
Rotating direction and angle detecting circuit in rotary encoder Download PDFInfo
- Publication number
- KR940003667Y1 KR940003667Y1 KR2019910002163U KR910002163U KR940003667Y1 KR 940003667 Y1 KR940003667 Y1 KR 940003667Y1 KR 2019910002163 U KR2019910002163 U KR 2019910002163U KR 910002163 U KR910002163 U KR 910002163U KR 940003667 Y1 KR940003667 Y1 KR 940003667Y1
- Authority
- KR
- South Korea
- Prior art keywords
- rotary encoder
- phase
- signal
- pulse
- cpu
- Prior art date
Links
- 230000003111 delayed effect Effects 0.000 claims description 2
- 230000003247 decreasing effect Effects 0.000 claims 1
- 238000001514 detection method Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 7
- 101100286980 Daucus carota INV2 gene Proteins 0.000 description 4
- 101100397045 Xenopus laevis invs-b gene Proteins 0.000 description 4
- 101150110971 CIN7 gene Proteins 0.000 description 3
- 101150110298 INV1 gene Proteins 0.000 description 3
- 101100397044 Xenopus laevis invs-a gene Proteins 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01D—MEASURING NOT SPECIALLY ADAPTED FOR A SPECIFIC VARIABLE; ARRANGEMENTS FOR MEASURING TWO OR MORE VARIABLES NOT COVERED IN A SINGLE OTHER SUBCLASS; TARIFF METERING APPARATUS; MEASURING OR TESTING NOT OTHERWISE PROVIDED FOR
- G01D5/00—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable
- G01D5/26—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable characterised by optical transfer means, i.e. using infrared, visible, or ultraviolet light
- G01D5/32—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable characterised by optical transfer means, i.e. using infrared, visible, or ultraviolet light with attenuation or whole or partial obturation of beams of light
- G01D5/34—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable characterised by optical transfer means, i.e. using infrared, visible, or ultraviolet light with attenuation or whole or partial obturation of beams of light the beams of light being detected by photocells
- G01D5/347—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable characterised by optical transfer means, i.e. using infrared, visible, or ultraviolet light with attenuation or whole or partial obturation of beams of light the beams of light being detected by photocells using displacement encoding scales
- G01D5/3473—Circular or rotary encoders
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/64—Generators producing trains of pulses, i.e. finite sequences of pulses
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Indicating Or Recording The Presence, Absence, Or Direction Of Movement (AREA)
- Transmission And Conversion Of Sensor Element Output (AREA)
Abstract
내용 없음.No content.
Description
제1도는 종래의 회로도.1 is a conventional circuit diagram.
제2도는 종래의 동작파형도.2 is a conventional operation waveform diagram.
제3도는 본 발명의 회로도.3 is a circuit diagram of the present invention.
제4도 및 제5도는 본 발명의 동작파형도.4 and 5 are operational waveform diagrams of the present invention.
제6도는 본 발명에 따른 흐름도.6 is a flow chart in accordance with the present invention.
본 고안은 로터리 엔코더에 있어서 회전방향 및 각도를 검출하는 회로에 관한 것으로, 특히 로터리 엔코더의 기구적 구조에 의해 발생되는 펄스를 이용하여 회전방향과 회전 각도를 마이컴에 의해 검출하는 회로에 관한 것이다.The present invention relates to a circuit for detecting the rotation direction and angle in a rotary encoder, and more particularly to a circuit for detecting the rotation direction and the rotation angle by a microcomputer using a pulse generated by the mechanical structure of the rotary encoder.
일반적으로 다수개의 발광소자와 그에 대응하는 수광소자를 구비한 로터리엔코더는 회전축이 회전함에 따라 상호간에 위상이 90°다른 2상 펄스를 발생한다.In general, a rotary encoder having a plurality of light emitting devices and a corresponding light receiving device generates two-phase pulses having a phase of 90 ° with each other as the rotating shaft rotates.
그런데 상기와 같은 로터리엔코더의 회전방향 및 각도를 검출함에 있어 종래의 경우에는 제1도에 도시된 바와 같은 회로를 사용하였다.However, in detecting the rotation direction and angle of the rotary encoder as described above, in the conventional case, a circuit as shown in FIG. 1 was used.
우선 그 구성을 구체적으로 살펴보면, 두 출력단자(RE1, RE2)를 통하여 2상 펄스를 발생하는 로터리 엔코더(100)와, 상기 2상 펄스를 입력하여 논리 조합하는 제1익스크루시브 오아게이트(G1)와, 상기 익스크루시브 오아게이트(G1) 출력을 반전하는 제1반전기(INV1)와, 적분 정수 RICI으로 상기 제1반전기(INV1) 출력의 적분치에 비례한 전압을 발생하는 제1적분기(ITG1)와, 상기 적분기(ITG) 출력과 상기 제1익스크루시브 오아게이트(G1) 출력을 논리 조합하는 제2익스크루시브 오아게이트(G2)와, 상기 제2익스크루시브 오아게이트(G2) 출력을 반전하여 클럭신호(CLK)를 발생하는 제2반전기(INV2)와, 상기 제2반전기(INV2) 출력에 동기되어 상기 제1상 펄스(RE1)를 제1차 소정 분주하는 제1플립플롭(FF1)과 상기 제2익스크루시브 오아게이트(G2) 출력에 동기되어 상기 제1플립플롭(FF1)의 출력신호를 제2차 소정 분주하는 제2플립플롭(FF2)과, 상기 제2상펄스(RE2)와 상기 제2플립플롭(FF2)의 출력신호를 논리 조합하여 업/다운 신호(U/D)를 발생하는 제3익스크루시브 오아게이트(G3)로 구성되어 있었다.First, the configuration thereof will be described in detail: a rotary encoder 100 generating two-phase pulses through two output terminals RE1 and RE2, and a first exclusive oragate G1 for logically combining the two-phase pulses. ), A first inverter INV1 that inverts the output of the exclusive oar gate G1, and a first that generates a voltage proportional to the integral of the output of the first inverter INV1 with an integral constant RICI. An integrator ITG1, a second exclusive oragate G2 that logically combines the integrator ITG output and the first exclusive oragate output G1, and the second exclusive oragate G2) a first predetermined division of the first phase pulse RE1 in synchronization with the output of the second inverter INV2 and the second inverter INV2 that inverts the output to generate the clock signal CLK. The first flip-flop FF1 in synchronization with the output of the first flip-flop FF1 and the second exclusive orifice G2. The second flip-flop FF2 for dividing an output signal by a second predetermined order, and the output signals of the second phase pulse RE2 and the second flip-flop FF2 are logically combined to form an up / down signal (U / D). It consisted of the 3rd exclusive oragate G3 which generate | occur | produces.
상기한 구성을 갖는 종래의 로터리 엔코더의 동작을 제2도의 동작 파형도를 참조하여 설명하면 하기와 같다.The operation of the conventional rotary encoder having the above-described configuration will be described below with reference to the operation waveform diagram of FIG.
상기 제1익스크루시브 오아게이트(G1)로 입력되는 2상펄스는 각각 제2도의 (2a) 및 (2b)와 같은 구성을 가진다.The two-phase pulses input to the first exclusive oragate G1 have the same configuration as in FIGS. 2A and 2B of FIG.
상기 제1익스크루시브 오아게이트(G1)는 상기 두 펄스를 논리 조합한 결과 상기 두 펄스의 상태가 서로 다를 때만 하이상태의 신호를 출력하고, 상기 출력된 결과는 제1인버터(INV1)를 거쳐 반전된 다음 저항(R1)과 콘덴서(C1)에 의해 적분된 후 제2익스크루시브 오아게이트(G2)로 공급되어 상기 제1익스크루시브 오아게이트(G1) 출력과 논리 조합된다.As a result of the logical combination of the two pulses, the first exclusive oragate G1 outputs a high state signal only when the states of the two pulses are different from each other, and the output result is passed through the first inverter INV1. It is inverted and then integrated by the resistor R1 and the capacitor C1 and then supplied to the second exclusive orifice G2 to be logically combined with the first exclusive orifice G1 output.
상기 논리 조합된 신호는 제2인버터(INV2)에서 반전된 결과(2c)와 같은 파형의 클럭신호를 발생하게 된다. 이때 상기 클럭신호(CLK)는 각 상 펄스가 4분주된 형태이다.The logically combined signal generates a clock signal having the same waveform as the result 2c inverted by the second inverter INV2. At this time, the clock signal CLK is divided into four phase pulses.
한편, 제1플립플롭(FF1)는 상기 제2인버터(INV2)의 출력에 동기되어 상기 제1상펄스를 제1차 소정 분주하고, 상기 분주된 결과는 다시 상기 제2익스크루시브 오아게이트(G2) 출력에 동기되어 동작하는 제2플립플롭(FF2)으로 공급되어 제2차 소정 분주된다.Meanwhile, the first flip-flop FF1 divides the first phase pulse into a first predetermined pulse in synchronization with the output of the second inverter INV2, and the divided result is again obtained by the second exclusive orifice ( G2) supplied to the second flip-flop FF2 which operates in synchronization with the output, and the second predetermined frequency is divided.
상기 제2차분주 신호와 상기 제2상 펄스를 입력한 제3익스크루시브 오아게이트(G3)에서는 (3d)와 같은 파형의 업/다운신호(U/D)를 발생한다. 그 결과 상기 업/다운신호(U/D)를 업/다운 카운터(도시하지 않았음)에 의해 카운트 함으로써 회전 각도를 검출하였다.The third exclusive or gate G3 input with the second order division signal and the second phase pulse generates an up / down signal U / D having a waveform equal to 3d. As a result, the rotation angle was detected by counting the up / down signals U / D by an up / down counter (not shown).
그러나 상기와 같이 엔코더의 신호의 위상을 비교하여 4분주된 클럭을 발생시키고, 플립플롭을 이용하여 업/다운 신호를 발생하며 상기 업/다운 신호를 업/다운 카운터 표에서 카운터하여 회전각도를 검출한 종래의 방식은 회로의 구성이 복잡하여 설계상의 문제점 뿐만 아니라 경제적인 문제점도 있었다.However, by comparing the phases of the encoder signals as described above, a clock divided by four is generated, the up / down signals are generated using flip-flops, and the up / down signals are counted in the up / down counter table to detect the rotation angle. One conventional method is complicated in circuit configuration and has economic problems as well as design problems.
따라서 본 고안의 목적은 로터리 엔코더가 사용되는 모든 기기에 내장된 마이컴을 이용하여 로터리 엔코더의 회전방향과 각도를 검출하는 회로를 제공함에 있다.Therefore, an object of the present invention is to provide a circuit for detecting the rotation direction and the angle of the rotary encoder by using a microcomputer built in all the devices that use the rotary encoder.
이하 본 고안을 첨부한 도면을 참조하여 설명한다.Hereinafter, with reference to the accompanying drawings of the present invention.
제3도는 본 고안의 회로도로써, 인터럽트 리퀘스트단자(IRQ)와 제1상펄스 입력단자(PO) 및 제2펄스 입력단자(P1)를 가지며 로터리 엔코더의 전반적인 동작을 총괄 제어하는 중앙처리장치(CPU)와, 두 출력단자(RE1, RE2)를 통하여 2상 펄스를 발생하는 로터리 엔코더(100)와 회전축의 회전에 의해 상기 로터리 엔코더(100)의 한 출력단자(RE1) 발생되는 제1상 신호를 상기 중앙처리장치(CPU)의 제1상펄스 입력단자(PO)로 공급하는 저항(R7)과, 상기 저항(R7)을 통해 공급되는 제1상펄스와 제1전원공급단자(+V)를 통해 공급되는 제1전원을 논리 조합하는 제1익스크루시브 오아게이트(G4)와, 상기 제1익스크루시브 오아게이트(G4) 출력을 소정 지연키 위해 저항(R2) 및 콘덴서(C2)에 의한 적분시정수(R2C2)로 적분하는 제2적분기(ITG2)와, 상기 제1익스크루시브 오아게이트(G4) 출력과 상기 제2적분기(ITG2) 출력을 논리 조합하는 제2익스크루시브 오아게이트(G5)와, 상기 제2익스크루시브 오아게이트(G5) 출력단에 캐소드가 접속되고 애노드가 저항(R4)을 통해 전1전원공급단(+V)에 접속됨과 동시에 상기 중앙처리장치(CPU)의 인터럽트 리퀘스트단자()에 접속된 제1다이오드(D1)와, 회전축의 회전에 의해 상기 로터리엔코더(100)의 다른 출력단자(RE2)로 부터 발생되는 제2상펄스를 상기 중앙처리장치(CPU)의 제2상펄스 입력단자(P1)를 공급하는 저항(R2)과, 상기 중앙처리장치(CPU)의 제1상펄스입력단(PO)과 전원공급단(+V)에 접속된 저항(R5)과, 상기 중앙처리장치(CPU)의 제2상펄스 입력단(P1)과 전원공급단(+V)사이에 접속된 저항(R6)으로 구성된다.3 is a circuit diagram of the present invention, which includes an interrupt request terminal IRQ, a first phase pulse input terminal PO, and a second pulse input terminal P1, and includes a central processing unit (CPU) that collectively controls the overall operation of a rotary encoder. And a rotary encoder 100 generating two-phase pulses through two output terminals RE1 and RE2 and a first phase signal generated by one output terminal RE1 of the rotary encoder 100 by rotation of the rotary shaft. A resistor R7 for supplying to the first phase pulse input terminal PO of the CPU, and a first phase pulse and a first power supply terminal (+ V) for supplying through the resistor R7. A first exclusive oragate G4 that logically combines the first power supplied through the first power source and a resistor R2 and a capacitor C2 to delay the output of the first exclusive oragate G4. The second integrator ITG2 integrated with the integral time constant R2C2 and the output of the first exclusive oragate G4 A cathode is connected to a second exclusive orifice G5 that logically combines the output of the second integrator ITG2, and an anode is connected to the output terminal of the second exclusive orifice G5, and the anode is connected to the first through the resistor R4. The interrupt request terminal (CPU) of the CPU is connected to the power supply terminal (+ V). ) And a second phase pulse generated from the other output terminal RE2 of the rotary encoder 100 by the rotation of the rotary shaft and the second phase of the CPU. A resistor R2 for supplying a pulse input terminal P1, a resistor R5 connected to a first phase pulse input terminal PO and a power supply terminal (+ V) of the central processing unit CPU, and the center The resistor R6 is connected between the second phase pulse input terminal P1 of the processing unit CPU and the power supply terminal + V.
제4도 및 제5도는 본 고안의 동작 파형도로서, 제4도는 회전축이 시계방향으로 회전할 경우이고, 제5도는 회전축만 시계방향으로 회전할 경우이며, (4a)와 (5a)는 제1상펄스신호 파형이고, (4b)와 (5b)는 제2상펄스신호 파형이며, (4c)와 (5c)는 인터럽트 리퀘스트신호() 파형이다.4 and 5 are operation waveform diagrams of the present invention, FIG. 4 is a case in which the rotation axis rotates clockwise, FIG. 5 is a case in which only the rotation axis rotates clockwise, and (4a) and (5a) 1-phase pulse signal waveforms, 4b and 5b are second phase pulse signal waveforms, and 4c and 5c are interrupt request signals. ) Waveform.
제6도는 본 고안에 따른 중앙처리장치 회전방향 및 각도 판정 흐름도이다.6 is a flowchart illustrating a rotation direction and angle determination of the CPU according to the present invention.
상술한 구성에 의거 본 고안을 상세히 설명한다.Based on the above-described configuration will be described the present invention in detail.
회전축이 회전함에 따라 로터리 엔코더에서는 상호간에 위상이 90°다른 2상펄스를 통해 반전되고 상기 반전 신호는 다시 제2적분기(ITG2)를 거치게 됨으로써 소정 지연된다. 상기 제1익스크루시브 오아게이트(G4) 출력과 상기 제2적분기(G4) 출력은 제2익스크루시브 노아게이트(G5)으로 입력되어 논리 조합된다. 이때 상기 제2익스크루시브 노아게이트(G5)에서의 논리조합 결과는 상기 제1상펄스의 각 에지(edge)마다 하강에지 펄스형태를 갖는다.As the rotary shaft rotates, the rotary encoder is inverted through two-phase pulses having a phase different from each other by 90 °, and the inversion signal is again delayed by passing through the second integrator ITG2. The output of the first exclusive oar gate G4 and the output of the second integrator G4 are input to the second exclusive no-gate G5 and logically combined. In this case, the logical combination result of the second exclusive no-gate G5 has a falling edge pulse shape for each edge of the first phase pulse.
상기 하강에지 펄스 신호를 상기 중앙처리장치(CPU)의 인터럽트 리퀘스트단자()로 공급하면 상기 중앙처리장치(CPU)는 제6도에 도시된 바와같이 동작수순을 갖는 내부 프로그램에 의해 회전각도 및 방향을 검출한다.The falling edge pulse signal is sent to the interrupt request terminal of the CPU. ), The central processing unit (CPU) detects the rotation angle and direction by an internal program having an operation procedure as shown in FIG.
부연하면, 로터리 엔코더의 회전축이 시계방향으로 움직일 경우 제4도에 도시된 바와같이 인터럽트 리퀘스트단자()의 하강에지 부분에서의 제1 및 제2상펄스의 로직 값은 서로 다르기 때문에 두값을 배타적 논리합하면서 언제나 하이상태가 된다.In other words, when the rotary encoder rotates in the clockwise direction, as shown in FIG. 4, the interrupt request terminal ( Since the logic values of the first and second phase pulses in the falling edge portion of) are different from each other, they are always in a high state while exclusively ORing the two values.
반면에 상기 회전축이 반시계 방향으로 움직일 경우에는 제5도에 도시된 바와 같이 상기 제1 및 제2상의 로직 값이 서로 같기 때문에 이들 두 값을 배타적 논리합하면 언제나 로우상태가 된다.On the other hand, when the axis of rotation moves counterclockwise, the logic values of the first and second phases are the same as shown in FIG.
이러한 방법을 이용하여 회전축의 회전방향을 알 수 있다. 또한 상기 중앙처리장치(CPU)에서 배타적 논리합 결과가 하이상태로 판명되었을 경우에는 시계방향으로 회전하고 있음을 인지하여 내장된 램에 저장되어 있던 데이타 값을 증가시켜 저장하고, 반대로 배타적 논리합 결과가 로우상태일 경우는 반시계 방향으로 회전하고 있음을 감지하여 상기 램에 저장된 값을 감소시켜 저장함으로써 상기 램 데이타의 갱신 상태에 따라 회전 각도를 판단하게 된다.By using this method, the rotation direction of the rotating shaft can be known. In addition, if the exclusive logical result is found to be high in the CPU, the CPU recognizes that the result is rotating clockwise, and increases and stores the data value stored in the embedded RAM, and conversely, the exclusive logical result is low. In the case of the state, by detecting the rotation in the counterclockwise direction by reducing the value stored in the RAM to determine the rotation angle according to the updated state of the RAM data.
상술한 바와 같이 무접점 패들로서 로터리 엔코더를 사용하여 기구적인 접촉부위 대신 빛을 이용하여 수명이 반영구적인 패들을 제공할 수 있으며, 인터럽트 리퀘스트 신호를 발생시킴으로써, 플립플롭이나 카운터를 사용하지 않고도 시스템을 총괄 제어하는 중앙처리장치로 엔코더의 회전방향 및 각도 등을 쉽게 검출할 수 있는 이점이 있다.As described above, a rotary encoder can be used as a solid paddle to provide a semi-permanent paddle using a light instead of a mechanical contact, and by generating an interrupt request signal, the system can be operated without using a flip-flop or a counter. The central processing unit for overall control has the advantage of easily detecting the rotation direction and angle of the encoder.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019910002163U KR940003667Y1 (en) | 1991-02-13 | 1991-02-13 | Rotating direction and angle detecting circuit in rotary encoder |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019910002163U KR940003667Y1 (en) | 1991-02-13 | 1991-02-13 | Rotating direction and angle detecting circuit in rotary encoder |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR920017017U KR920017017U (en) | 1992-09-17 |
| KR940003667Y1 true KR940003667Y1 (en) | 1994-06-07 |
Family
ID=19310907
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019910002163U KR940003667Y1 (en) | 1991-02-13 | 1991-02-13 | Rotating direction and angle detecting circuit in rotary encoder |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR940003667Y1 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020031736A (en) * | 2000-10-23 | 2002-05-03 | 박기덕 | Doorcar assembly structure |
| KR100458388B1 (en) * | 2001-07-30 | 2004-11-26 | 오세진 | Lower frame structure of shutting door |
-
1991
- 1991-02-13 KR KR2019910002163U patent/KR940003667Y1/en not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020031736A (en) * | 2000-10-23 | 2002-05-03 | 박기덕 | Doorcar assembly structure |
| KR100458388B1 (en) * | 2001-07-30 | 2004-11-26 | 오세진 | Lower frame structure of shutting door |
Also Published As
| Publication number | Publication date |
|---|---|
| KR920017017U (en) | 1992-09-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5361290A (en) | Clock generating circuit for use in single chip microcomputer | |
| KR890017866A (en) | Filter circuit | |
| KR20020039350A (en) | Apparatus for measuring intervals between signal edges | |
| KR940003667Y1 (en) | Rotating direction and angle detecting circuit in rotary encoder | |
| KR930000965B1 (en) | Programmable pulse generator | |
| US3735324A (en) | Digital frequency discriminator | |
| JP3649874B2 (en) | Frequency divider circuit | |
| EP0366582B1 (en) | High speed digital counter | |
| KR0137494B1 (en) | Phase difference detection circuit | |
| US3546597A (en) | Frequency divider circuit | |
| JPS6365711A (en) | Semiconductor integrated logic circuit | |
| JPS6130451B2 (en) | ||
| KR940004831Y1 (en) | Trigger circuit of oscilloscope using computer | |
| KR890000088B1 (en) | Precise pulse delaying circuit | |
| JP2908080B2 (en) | Variable frequency divider | |
| SU798816A1 (en) | Binary number comparing device | |
| KR910003755Y1 (en) | Progamable frequency dividing circuit | |
| KR890004865Y1 (en) | Frequency divide circuits shortening delay time using counters | |
| KR940010436B1 (en) | Frequency divider | |
| KR100205922B1 (en) | Mono-stable multivibrator | |
| KR100214550B1 (en) | Judgement circuit of existing transmit data | |
| KR940000643Y1 (en) | Synchronous pulse making circuit using flip-flop | |
| KR920000412B1 (en) | Frequency discrimination circuit | |
| KR970003646Y1 (en) | High count circuit | |
| KR950010541Y1 (en) | Pulse generating circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| REGI | Registration of establishment | ||
| FPAY | Annual fee payment |
Payment date: 20020530 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |