KR940004831Y1 - Trigger circuit of oscilloscope using computer - Google Patents

Trigger circuit of oscilloscope using computer Download PDF

Info

Publication number
KR940004831Y1
KR940004831Y1 KR2019890002492U KR890002492U KR940004831Y1 KR 940004831 Y1 KR940004831 Y1 KR 940004831Y1 KR 2019890002492 U KR2019890002492 U KR 2019890002492U KR 890002492 U KR890002492 U KR 890002492U KR 940004831 Y1 KR940004831 Y1 KR 940004831Y1
Authority
KR
South Korea
Prior art keywords
circuit
oscilloscope
computer
processing unit
central processing
Prior art date
Application number
KR2019890002492U
Other languages
Korean (ko)
Other versions
KR900017520U (en
Inventor
이하정
Original Assignee
대우전자 주식회사
김용원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 대우전자 주식회사, 김용원 filed Critical 대우전자 주식회사
Priority to KR2019890002492U priority Critical patent/KR940004831Y1/en
Publication of KR900017520U publication Critical patent/KR900017520U/en
Application granted granted Critical
Publication of KR940004831Y1 publication Critical patent/KR940004831Y1/en

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R13/00Arrangements for displaying electric variables or waveforms
    • G01R13/20Cathode-ray oscilloscopes
    • G01R13/22Circuits therefor
    • G01R13/32Circuits for displaying non-recurrent functions such as transients; Circuits for triggering; Circuits for synchronisation; Circuits for time-base expansion

Abstract

내용 없음.No content.

Description

컴퓨터를 이용한 오실로 스코프의 트리거(Trigger)회로Oscilloscope trigger circuit using computer

제1도는 본 고안의 회로도.1 is a circuit diagram of the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

1 : 중앙 처리장치 2 : 오실로 스코프 인터페이스(Interface)회로1: central processing unit 2: oscilloscope interface circuit

3 : 램(RAM) 4 : 플립플롭회로3: RAM 4: flip-flop circuit

5 : 비교증폭기 6 : 버퍼회로5: comparative amplifier 6: buffer circuit

7 : 래치회로 8 : 기준전압발생기7: Latch Circuit 8: Reference Voltage Generator

AND : 앤드회로 INV : 인버터AND: AND circuit INV: Inverter

본 고안은 컴퓨터를 사용하여 오실로 스코프의 기능을 갖는 장치에 관한 것으로서, 특히 중앙처리 장치에 트리거 기능을 갖도록 하는 회로를 부가한 컴퓨터를 이용한 오실로 스코프의 트리거 회로에 관한 것이다.The present invention relates to a device having an oscilloscope function using a computer, and more particularly, to a trigger circuit of a computer using an oscilloscope with a circuit added to a central processing unit to have a trigger function.

일반적으로 각종 파형을 측정하기 위한 오실로 스코프 장치는 전압과 시간적인 함수를 동기시키지 못할 경우에는 측정하고자 하는 파형이 화면상에 정지하지 못하여 흐르게 되는 경우가 발생하게 되며 따라서 정확한 파형을 측정하기가 어렵게 된다.In general, when the oscilloscope device for measuring various waveforms fails to synchronize the voltage and time function, the waveform to be measured may not flow on the screen, and thus, it may be difficult to accurately measure the waveform. .

그러므로 오실로 스코프를 사용할때 전압과 시간적인 함수를 동기시키는 것을 트리거 기능이라고 하며 기존의 오실로 스코프에는 측정 대상에 따라 트리거 펄스를 조절할 수 있도록 되어 있으나, 컴퓨터로서 모니터상에 오실로 스코프의 기능을 갖도록 하는 장치에 있어서는 이러한 트리거 기능을 획득할 수 있는 회로를 구성하기에는 많은 문제점이 발생되었던 것이다.Therefore, when using an oscilloscope, synchronizing voltage and time function is called trigger function. In the conventional oscilloscope, the trigger pulse can be adjusted according to the measurement object. In this case, many problems have arisen in constructing a circuit capable of acquiring such a trigger function.

그러므로 본 고안은 컴퓨터를 사용하여 오실로 스코프의 트리거 기능을 갖도록 하기 위하여 컴퓨터의 중앙처리장치(CPU)에서 모든 제어 기능을 갖도록 하고 비교증폭기(OP Amp)의 출력 데이타에 따라서 디 플립플롭(D Flip Flop)과 램(RAM)을 동작시켜 컴퓨터를 이용하여 오실로 스코프로서 사용할 경우에 측정 파형을 화면상에 정지시킬 수 있는 트리거 기능을 갖는 회로를 제공함으로서 보다 완벽한 기능을 수행할 수 있도록 하는데 본 고안의 목적이 있는 것이다.Therefore, the present invention has all the control functions in the central processing unit (CPU) of the computer in order to have the oscilloscope trigger function by using a computer, and according to the output data of the OP Amp, the D Flip Flop And the RAM to provide a circuit having a trigger function that can freeze the measurement waveform on the screen when used as an oscilloscope using a computer. Is there.

이하 첨부된 도면에 의해 상세히 설명하면 다음과 같다.Hereinafter, described in detail by the accompanying drawings as follows.

제1도에서와 같이 컴퓨터의 중앙처리장치(1)에 램(3)이 내장된 오실로 스코프 인터페이스회로(2)를 연결한 통상의 컴퓨터를 이용한 오실로 스코프 장치에 있어서, 비교증폭기(5)의 비반전단자(+)에는 측정 대상의 신호가 인가되게 하고 반전단자(-)는 중앙처리장치(1)로 부터 설정되어지는 기준전압 발생기(8)를 접속하며, 상기 비교증폭기(5)의 출력을 인버터(INV)와 버퍼회로(6)를 통하여 플립플롭회로(4)의 클럭(ck)단자에 인가하는 한편, 래치회로(7)를 인버터회로(INV)와 버퍼회로(6)에 연결함과 동시에 기준전압 발생기(8)와 래치회로(7)를 중앙처리장치(CPU)에 접속되도록 하고 래치회로(7)와 오실로 스코프 인터페이스회로(2)의 출력 신호가 앤드회로(AND)를 통하여 플립플롭회로(4)의단자에 입력하며 상기 플립플롭회로(4)의 Q단에는 스코프 인터페이스회로(2)에 내장된 램(3)에 접속하여서 된 컴퓨터를 이용한 오실로 스코프의 트리거 회로인 것이다.In an oscilloscope apparatus using a conventional computer in which an oscilloscope interface circuit 2 having a RAM 3 built in to a central processing unit 1 of a computer as shown in FIG. 1, the ratio of the comparative amplifier 5 A signal to be measured is applied to the inverting terminal (+), and the inverting terminal (-) is connected to the reference voltage generator 8 set from the central processing unit 1, and the output of the comparison amplifier 5 is connected. Applying the latch circuit (7) to the inverter circuit (INV) and the buffer circuit (6) while applying to the clock (ck) terminal of the flip-flop circuit (4) through the inverter (INV) and the buffer circuit (6); At the same time, the reference voltage generator 8 and the latch circuit 7 are connected to the central processing unit (CPU), and the output signals of the latch circuit 7 and the oscilloscope interface circuit 2 are flip-flops through the AND circuit AND. Circuit (4) The Q terminal of the flip-flop circuit 4, which is input to the terminal, is a trigger circuit of an oscilloscope using a computer connected to the RAM 3 embedded in the scope interface circuit 2.

상기와 같은 구성으로 이루어진 본 고안의 작용 및 효과를 설명하면 다음과 같다.Referring to the operation and effects of the present invention made of the above configuration as follows.

먼저 중앙처리장치(1)에서 기준전압발생기(8)에 트리거 위치를 세트(Set)한 후 파형을 측정하기 위한 측정대상으로 부터 출력되는 일정한 신호가 비교증폭기(5)에 입력된다.First, after setting the trigger position in the reference voltage generator 8 in the central processing unit 1, a constant signal output from the measurement target for measuring the waveform is input to the comparison amplifier 5.

이때 비교증폭기(5)에서는 기준전압발생기(8)로 부터 인가되는 전압과 비교하여 계속 다른 경우에는 램(3)의 어드레스(Address)카운터를 클리어 하고 두 값이 서로 같아지는 점에서 램(3)의 카운터를 이네이블(enable)하게 된다.In this case, the comparison amplifier 5 compares the voltage applied from the reference voltage generator 8, and if it is still different, the address counter of the RAM 3 is cleared and the RAM 3 is the same. To enable the counter.

즉 중앙처리장치(1)가 기준전압발생회로(8)와 래치회로(7)에 적정모드(Mode)를 설정한 상태에서 (이때 플립플롭회로(4)의 Q단자 출력은 "하이(high)"로 가정)측정 대상과 기준전압 발생기(8)에서 출력되는 전압이 비교 증폭기(5)에 입력되어 양 전압을 비교하게 되며 이의 결과가 일치하지 않으면 비교증폭기(5)의 출력이 변화되지 않게 되어 플립플롭회로(4)의 출력도 변동되지 않으므로 램(3)의 어드레스 카운터를 계속 클리어 시킴과 동시에 중앙처리장치(1)에서 기준전압 발생기(8)의 레벨을 변화시키게 된다.That is, while the central processing unit 1 has set the proper mode in the reference voltage generating circuit 8 and the latch circuit 7 (the Q terminal output of the flip-flop circuit 4 is " high " The voltage to be measured from the measurement target and the reference voltage generator 8 is input to the comparison amplifier 5 to compare the two voltages. If the results do not match, the output of the comparison amplifier 5 does not change. Since the output of the flip-flop circuit 4 is not changed, the address counter of the RAM 3 is continuously cleared and the level of the reference voltage generator 8 is changed in the central processing unit 1.

따라서 적절한 시점에서 측정 대상의 전압과 기준전압 발생기(8)에서 출력되는 전압이 동일한 경우에는 비교증폭기(5)의 출력이 "하이"로 변화되면서 버퍼회로(6)와 인버터(INV)를 통하여 플립 플롭회로(4)의 클럭 단자에 펄스의 에지(edge : ↑↓)신호를 공급하게 된다(이때 래치회로(7)에서 에지 신호를 조정한다).Therefore, when the voltage of the measurement target and the voltage output from the reference voltage generator 8 are the same at the appropriate time, the output of the comparison amplifier 5 changes to "high" and flips through the buffer circuit 6 and the inverter INV. The edge signal of the pulse is supplied to the clock terminal of the flop circuit 4 (at this time, the latch circuit 7 adjusts the edge signal).

따라서 플립플롭회로(4)의 Q단자의 출력 신호는 "로우(Low)"가 되어 램(3)을 클리어 상태에서 해제시켜 카운터할 수 있는 이네이블 상태로 만들게 됨으로서 측정 대상으로부터 출력되는 내용이 기존의 오실로 스코프 인터페이스회로(2)에 의해 램(3)에 차례로 저장된다.Therefore, the output signal of the Q terminal of the flip-flop circuit 4 becomes " low ", which releases the RAM 3 from the clear state and makes the counter state enable. Are stored in the RAM 3 in turn by the oscilloscope interface circuit 2.

한편, 램(3)에 측정 대상의 내용이 포화 상태가 되면 중앙처리장치(1)에 가로 채기가 요구되어 램(3)을 읽을 것을 요구하여 오실로 스코프 인터페이스회로(2)에서 인터럽트(Interrupt)신호를 중앙 처리장치(1)와 앤드회로(AND)의 일측 단자에 동시에 인가하며, 또한 중앙처리장치(1)에서 램(3)의 데이타를 모두 읽은 후 래치회로(7)를 경유하여 앤드회로(AND)에 신호를 출력한다.On the other hand, when the contents of the measurement object are saturated in the RAM 3, the central processing unit 1 is requested to intercept, and the RAM 3 is requested to read the interrupt signal from the oscilloscope interface circuit 2. Is simultaneously applied to one terminal of the central processing unit 1 and the AND circuit AND, and after reading all the data of the RAM 3 from the central processing unit 1, the AND circuit (via the latch circuit 7) AND) outputs a signal.

따라서 상기 앤드회로(AND)는 래치회로(7)와 인터럽터의 신호에 의해 플립플롭회로(4)를 프리세트(Preset)하여 램(3)에 어드레스 카운터가 정지되어 컴퓨터와 오실로 스코프간에 데이타 전송이 끝나고 중앙처리장치(1)에서 래치회로(7)를 준비 상태로 하면 다시 비교증폭기(5)에서 측정대상에서 출력되는 신호와 기준전압 발생기(8)의 신호를 서로 비교하는 원래의 상태로 돌아간다.Therefore, the AND circuit AND presets the flip-flop circuit 4 by the latch circuit 7 and the interrupter signal, thereby stopping the address counter in the RAM 3, thereby transferring data between the computer and the oscilloscope. When the latch circuit 7 is in the ready state in the central processing unit 1, the comparison amplifier 5 returns to the original state in which the signal output from the measurement target and the signal of the reference voltage generator 8 are compared with each other. .

만일 측정 대상에서 출력되는 신호와 기준전압 발생기(8)에서 출력되는 신호가 계속적으로 같게 되면 램(3)에 동일한 내용을 중앙처리장치(1)가 읽게 하여 데이타의 변동이 없게 되어 파형이 흐르지 않게 됨으로서 컴퓨터를 이용하여 오실로 스코프의 트리거 기능을 수행할수 있게 한 것이다.If the signal output from the measurement target and the signal output from the reference voltage generator 8 are consistently the same, the CPU 1 reads the same contents to the RAM 3 so that the data does not change and the waveform does not flow. This allows the computer to perform the oscilloscope's trigger function.

이상에서 상술한 바와 같이 본 고안은 컴퓨터를 이용하여 오실로 스코프의 기능을 갖도록 하는 장치에 있어서 중앙처리장치(1)에 오실로 스코프의 트리거 기능을 갖는 회로를 부가하여 정확한 파형을 측정할 수 있도록 함으로서 오실로 스코프로서 보다 완벽한 기능을 수행할 수 있도록 한 것이다.As described above, the present invention provides an oscilloscope by adding a circuit having an oscilloscope trigger function to the central processing unit 1 in a device that has a function of an oscilloscope using a computer. It is intended to be a more complete function as a scope.

Claims (1)

컴퓨터의 중앙처리장치(1)에 램(3)이 내장된 오실로 스코프 인터페이스 회로(2)를 연결한 통상의 컴퓨터를 이용한 오실로 스코프 장치에 있어서, 비교증폭기(5)의 비반전단자(+)에는 측정 대상의 신호가 인가되게 하고 반전단자(-)는 중앙처리장치(1)로 부터 설정되어지는 기준전압 발생기(8)를 접속하며, 상기 비교증폭기(5)의 출력을 인버터(INV)와 버퍼회로(6)를 통하여 플립플롭회로(4)의 클럭(CK)단자에 인가하는 한편, 래치회로(7)를 인버터회로(INV)와 버퍼회로(6)에 연결함과 동시에 기준전압 발생기(8)와 래치회로(7)를 중앙처리장치(CPU)에 접속되도록 하고 래치회로(7)와 오실로 스코프 인터페이스회로(2)의 출력 신호가 앤드회로(AND)를 통하여 플립플롭회로(4)의단자에 입력하며 상기 플립플롭회로(4)의 Q단에는 스코프 인터페이스회로(2)에 내장된 램(3)에 접속하여서 된것을 특징으로 하는 컴퓨터를 이용한 오실로 스코프의 트리거(Trigger)회로.In an oscilloscope device using a conventional computer, in which an oscilloscope interface circuit 2 having a RAM 3 is connected to a central processing unit 1 of a computer, a non-inverting terminal (+) of a comparative amplifier 5 is provided. The signal to be measured is applied and the inverting terminal (-) connects the reference voltage generator 8 set from the central processing unit 1, and the output of the comparison amplifier 5 is connected to the inverter INV and the buffer. The circuit 6 is applied to the clock CK terminal of the flip-flop circuit 4, while the latch circuit 7 is connected to the inverter circuit INV and the buffer circuit 6, and at the same time, the reference voltage generator 8 ) And the latch circuit 7 are connected to the central processing unit (CPU), and output signals of the latch circuit 7 and the oscilloscope interface circuit 2 are connected to the flip-flop circuit 4 through the AND circuit AND. Triggered circuit of a computer using an oscilloscope, characterized in that the input to the terminal and the Q terminal of the flip-flop circuit (4) is connected to the RAM (3) embedded in the scope interface circuit (2).
KR2019890002492U 1989-03-04 1989-03-04 Trigger circuit of oscilloscope using computer KR940004831Y1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019890002492U KR940004831Y1 (en) 1989-03-04 1989-03-04 Trigger circuit of oscilloscope using computer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019890002492U KR940004831Y1 (en) 1989-03-04 1989-03-04 Trigger circuit of oscilloscope using computer

Publications (2)

Publication Number Publication Date
KR900017520U KR900017520U (en) 1990-10-05
KR940004831Y1 true KR940004831Y1 (en) 1994-07-21

Family

ID=19284179

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019890002492U KR940004831Y1 (en) 1989-03-04 1989-03-04 Trigger circuit of oscilloscope using computer

Country Status (1)

Country Link
KR (1) KR940004831Y1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100398535B1 (en) * 2000-12-15 2003-09-19 정성두 A manufacturing technique as well as the goods of the both-sided necktie

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100398535B1 (en) * 2000-12-15 2003-09-19 정성두 A manufacturing technique as well as the goods of the both-sided necktie

Also Published As

Publication number Publication date
KR900017520U (en) 1990-10-05

Similar Documents

Publication Publication Date Title
EP0163034A1 (en) Frequency and time measurement circuit
US3896378A (en) Apparatus for the measurement of short time intervals
JPH06148279A (en) Electronic device testing and measuring device and calibratin of timing and voltage level thereof
US4156819A (en) Master-slave flip-flop circuit
KR910014713A (en) Time measuring circuit and method for measuring time between two asynchronous pulses
US3843893A (en) Logical synchronization of test instruments
JPS59186415A (en) Skew detector
KR940004831Y1 (en) Trigger circuit of oscilloscope using computer
US4375635A (en) Signal measurement apparatus
CA2024746A1 (en) Circuit and method for pulse width measurement
US6349267B1 (en) Rise and fall time measurement circuit
JPH0342810B2 (en)
US5732047A (en) Timing comparator circuit for use in device testing apparatus
KR960016809B1 (en) Trigger signal generating circuit with trigger masking function
EP0513826B1 (en) Method for measuring AC specifications of microprocessor
JP3001015B2 (en) Semiconductor device driver circuit
KR940003667Y1 (en) Rotating direction and angle detecting circuit in rotary encoder
US5289119A (en) Transparent enable test circuit
WO1987001207A1 (en) Harmonic sampling logic analyzer
JP4130711B2 (en) Semiconductor test equipment
JPS60194369A (en) Signal memory apparatus
KR930012022B1 (en) Cluck generator for keyboard controller
JP2599759B2 (en) Flip-flop test method
KR890006046Y1 (en) Programmable pal program test apparatus
SU815723A1 (en) Information input device

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 19990629

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee