KR940003037A - 위상시프트 마스크의 재생방법 및 반도체 집적회로 장치의 제조방법 - Google Patents

위상시프트 마스크의 재생방법 및 반도체 집적회로 장치의 제조방법 Download PDF

Info

Publication number
KR940003037A
KR940003037A KR1019920018452A KR920018452A KR940003037A KR 940003037 A KR940003037 A KR 940003037A KR 1019920018452 A KR1019920018452 A KR 1019920018452A KR 920018452 A KR920018452 A KR 920018452A KR 940003037 A KR940003037 A KR 940003037A
Authority
KR
South Korea
Prior art keywords
pattern
data
phase shift
mask
actual
Prior art date
Application number
KR1019920018452A
Other languages
English (en)
Other versions
KR100266427B1 (ko
Inventor
도시쯔구 다께꾸마
하루오 이이
가즈야 이또
Original Assignee
가나이 쯔또무
가부시끼가이샤 히다찌세이사꾸쇼
오노 미노루
히다찌초엘에스아이엔지니어링 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가나이 쯔또무, 가부시끼가이샤 히다찌세이사꾸쇼, 오노 미노루, 히다찌초엘에스아이엔지니어링 가부시끼가이샤 filed Critical 가나이 쯔또무
Publication of KR940003037A publication Critical patent/KR940003037A/ko
Application granted granted Critical
Publication of KR100266427B1 publication Critical patent/KR100266427B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/26—Phase shift masks [PSM]; PSM blanks; Preparation thereof
    • G03F1/30—Alternating PSM, e.g. Levenson-Shibuya PSM; Preparation thereof
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/26—Phase shift masks [PSM]; PSM blanks; Preparation thereof
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S430/00—Radiation imagery chemistry: process, composition, or product thereof
    • Y10S430/143—Electron beam

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

노출기술에 관한 것으로써, 위상시프트마스크의 패턴의 불량의 여부를 검증하기 위해, 위상시프트마스크의 마스크패턴의 데이타를 작성할때에 패턴데이타를 실제패턴의 데이타를 갖는 실제패턴데이타층 및 위상시프트패턴의 데이타를 갖는 위상프트패턴데이타층으로 분리한후 마스크패턴이 서로 인접하는 패턴을 투과한 광의 위상이 동일하게 되는 동위상패턴의 간격으 규정을 만족하는가 하지 않는지를 검증한다. 또 마스크패턴이 서로 인접하는 패턴을 투과한 광의 위상이 다른 위상으로 되는 다른 위상패턴의 간격의 규정을 만족하는가 하지 않는가를 검증한다.
이러한 방법을 이용하는 것에 의해, 위상시프트마스크의 바른 패턴데이타를 작성할 수 있고, 또 미세패턴을 갖는 신뢰성이 높은 반도체집적회로 장치를 제조할 수 있다.

Description

위상시프트 마스크의 재생방법 및 반도체 집적회로 장치의 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 1실시예인 위상시프트마스크의 마스크패턴의 검증공정을 설명하는 공정도.
제2도는 위상시프트마스크의 마스크패턴의 데이타작성에 사용하는 패턴데이타 작성장치의 설명도.
제3도는 마스크패턴예의 평면도.
제4도는 제3도의 마스크패턴의 분리공정의 설명도.

Claims (22)

  1. 마스크기판상에 위상시프트패턴을 갖는 위상시프트마스크의 마스크패턴의 데이타를 작성 할때, 상기 마스크 패턴의 데이타를 실제패턴의 데이타를 갖는 실제패턴데이타층 및 상기 위상시프트패턴의 데이타를 갖는 위상시프트패턴데이타층으로 분리하는 공정, 상기 위상시프트패턴의 데이타를 사용해서 상기 위상시프트패턴이 배치되어 있는 위상시프트패턴을 갖는 실제패턴의 데이타의 불량의 여부를 검중하는 공정 및 상기 검중의 결과가 양호하게 될때까지 검증 및 수정을 반복하는 공정을 갖고, 상기 마스프패턴의 데이타의 작성공정에 의해서 작성된 실제패턴 및 위상시프트패턴의 데이타에 따라서 각각 차광패턴 묘화데이타 및 위상시프트패턴 모화데이타를 작성하는 공정, 상기 차광패턴묘화데이타에 따라서 상기 마스프기판상이 차팡패턴을 형성하는 공정, 상기 위상시프트패턴 묘화데이타에 따라서 상기 마스크 기판상에 위상시프트 패턴을 형성하는 공정을 갖는 위상시프트마스크의 제조방법.
  2. 마스크기판상에 위상시프트패턴을 갖는 위상시프트마스크의 마스크패턴의 데이타를 작성 할때, 상기 마스크 패턴의 데이타를 실제패턴의 데이타를 갖는 실제패턴데이타층 및 상기 위상시프트패턴의 데이타를 갖는 위상시프트패턴데이타층으로 분리하는 공정, 상기 위상시프트패턴의 데이타를 사용해서 상기 위상시프트패턴이 배치되어 있는 위상시프트패턴을 갖는 실제패턴의 데이타의 불량의 여부를 검증하는 공정 및 상기 검증의 결과가 양호하게 될때가지 검증 및 수정을 반복하는 공정을 갖고, 상기 마스프궤턴의 데이타의 작성공정에 의해서 작성된 실제패턴 및 위상시프트패턴의 데이타에 따라서 각각 차광패턴 모화데이타 및 위상시프트패턴 모화데이타를 작성하는 공정, 상기 차광패턴묘화데이타에 따라서 상기 마스크기판상에 차광패턴을 형성하는 공정, 상기 위상시프트패턴 모화데이타에 따라서 상기 마스크기판상에 위상시프트패턴을 형성하는 공정 및 상기 차광패턴 및 위상시프트패턴을 갖는 위상시프트마스크를 사용해서 반도체웨이퍼의 표면상의 레지스트막에 대해서 소정의 반도체집적회로의 패턴을 전사하는 공정을 갖는 반도테집적회로 장치의 제조방법.
  3. 마스크기판상에 위상시프트패턴을 갖는 위상시프트마스크의 마스크패턴의 데이타를 작성할때, 상기 마스크 패턴의 데이타를 실제패턴의 데이타를 갖는 실제 패턴데이타층 및 상기 위상시프트패턴의 데이타를 갖는 위상시프트패턴데이타층으로 분리하는 공정, 상기 위상시프트패턴의 데이타를 사용해서 상기 마스크패턴의 데이타에서 위상시프트패턴이 배치되어 있는 위상시프트패턴을 갖는 실제패턴을 삭제하고, 위상시프트패턴이 배치되어 있지 않은 위상시프트패턴이 없는 실제패턴의 데이타를 작성하는 공정, 상기 위상시프트패턴이 없는 실제패턴의 데이타의 용량의 여부를 검중하는 공정 및 상기 검중의 결과가 양호하게 될때까지 검중 및 수정을 반복하는 공정을 갖고, 상기 마스크패턴의 데이타의 작성공정에 의해서 작성된 실제패턴 및 위상시프트패턴 데이타에 따라서 각각 차광패턴의 묘화데이타 및 위상시프트패턴 코화데이타를 작성하는 공정, 상기 차광패턴 묘화데이타에 따라서 상기 마스크기판상에 차광패턴을 형성하는 공정 및 상기 위상시 프트패턴 묘화데이타에 따라서 상기 마스크기판상에 위상시프트패턴을 형성하는 공정을 갖는 위상시프트마스크의 제조방법.
  4. 마스크기판상에 위상시프트패턴을 갖는 위상시 프트마스크의 마스크패턴의 데이타를 작성 할때, 상기 마스크 패턴의 데이타를 실제패턴의 데이타를 갖는 실제패턴데이타층 및 상기 위상시프트패턴의 데이타를 갖는 위상시프트패턴데이타층으로 분리하는 공정, 상기 위상시프트패턴의 데이타를 사용해서 상기 마스크패턴의 데이타에서 위상시프트패턴이 배치되어 있는 위상시프트패턴을 갖는 실제패턴을 삭제하고. 위상시프트패턴이 배치되어 있지 않은 위상시프트패턴이 없는 실제패턴의 데이타를 작성하는 공정, 상기 위상시프트패턴이 없는 실제패턴의 데이타의 불량의 여부를 검증하는 공정 및 상기 검증의 결과가 양호하게 될때까지 검증 및 수정을 반복하는 공정을 갖고, 상기 마스크패턴의 데이타의 작성공정에 의해서 작성된 실제 패턴 및 위상시프트패턴 데이타에 따라서 각각 차광패턴의 묘화데이타 및 위상시프트패턴 묘화데이타를 작성하는 공정 상기 차광패턴 모화데이타에 따라서 상기 마스크기판상에 차광패턴을 형성하는 공정. 상기 위상시프트패턴 묘화데이타에 따라서 상기 마스크기판상에 위상시프트패턴을 형성하는 공정 및 상기 차광패턴 및 위상시프트패턴을 갖는 위상시프트마스크를 사용해서 반도체웨이퍼의 표면상의 레지스트막에 대해서 소정의 반도체집적회로패턴을 전사하는 공정을 갖는 반도체집적 회로 장치의 제조방법.
  5. 마스크기판상에 위상시프트패턴을 갖는 위상시프트마스크의 마스크패턴의 데이타를 작성할때, 상기 마스크 패턴의 데이타를 실제패턴의 데이타를 갖는 실제 패턴데이타층 및 상기 위상시프트패턴의 데이타를 갖는 위상시프트패턴데이타층으로 분리하는 공정, 상기 위상시프트패턴의 데이타를 사용해서 상기 마스크패턴의 데이타에서 위상시프트패턴이 배치되어 있는 실제패턴을 삭제하고, 위상시프트패턴이 배치되어 있지 않은 위상시프트패턴이 없는 실제패턴의 데이타를 작성하는 공정, 상기 위상시프트패턴이 및 상기 위상시프트패턴이 없는 실제패턴을 사용해서 상기 위상시프트패턴이 배치되어 있는 위상시프트 패턴을 갖는 실제패턴 및 상기 위상시프트 패턴이 없는 실제패턴이 상호관계의 불량의 여부를 검증하는 공정 및 상기 검증의 결과가 양호하게될때 까지 검증 및 수정을 반복하는 공정을 갖고, 상기 마스크패턴데이타의 작성공정에 의해서 작성되된 실제패턴 및 위상시프트패턴의 데이타에 따라서 각각 차광패턴 쿄화데이타 및 위상시프트패턴 묘화데이타를 작성하는 공정, 상기 차광패턴 묘화데이타에 따라서 상기 마스크 기판상에 차광패턴을 형성하는 공정 및 상기 위상시프트패턴 묘화데이타에 따라서 상기 마스크기판상에 위상시프트패턴을 형성하는 공정을 갖는 위상시프트마스크의 제조방법.
  6. 마스크기판상에 위상시프트패턴을 갖는 위상시프트마스크의 마스크패턴의 데이타를 작성할때, 상기 마스크 패턴의 데이타를 실제패턴의 데이타를 갖는 실제 패턴데이타층 및 상기 위상시프트패턴의 데이타를 갖는 위상시프트패턴데이타층으로 분리하는 공정, 상기 위상시프트패턴의 데이타를 사용해서 상기 마스크패턴의 데이타에서 위상시프트패턴이 배치되어 있는 실제패턴을 삭제하고, 위상시프트패턴이 배치되어 있지 않은 위상시프트패턴이 없는 실제패턴의 데이타를 작성하는 공정, 상기 위상시프트패턴이 및 상기 위상시프트패턴이 없는 실제패턴을 사용해서 상기 위상시프트패턴이 배치되어 있는 위상시프트 패턴을 갖는 실제패턴 및 상기 위상시프트 패턴이 없는 실제패턴이 상호관계의 불량의 여부를 검증하는 공정 및 상기 검증의 결과가 양호하게될때 까지 검증 및 수정을 반복하는 공정을 갖고, 상기 마스크패턴의 데이타비 작성공정에 의해서 작성된 실제패턴 및 위상시프트패턴의 데이타에 따라서 각각 차광패턴 묘화데이타 및 위상시프트패턴 묘화데이타를 작성하는 공정, 상기 차광패턴 묘화데이타에 따라서 상기 마스크 기판상에 차광패턴을 형성하는 공정, 상기 위상시프트패턴 묘화데이타에 따라서 상기 마스크기판상에 위상시프트패턴을 형성하는 공정 및 상기 차광패턴 및 위상시프트패턴을 갖는 위상시프트마스크를 사용해서 반도체웨이퍼의 표면상의 레지스트막에 대해서 소정의 반도체 집적회로패턴을 전사하는 공정을 갖는 반도체집적회로장치의 제조방법.
  7. 마스크기판상에 위상시프트패턴을 갖는 위상시프트마스크의 마스크패턴의 데이타를 작성 할때, 상기 마스크 패턴의 데이타를 실제패턴의 데이타를 갖는 실제패턴데이터층 및 상기 위상시프트패턴의 데이타를 갖는 위상시프트패턴데이타층으로 분리하는 공정, 상기 위상시프트패턴의 데이타를 사용해서 상기 마스크패턴의 데이타에서 위상시프트패턴이 배치되어 있는 실제패턴을 삭제하고, 위상시프트패턴이 배치되어 있지 않은 위상시프트패턴이 없는 실제패턴을 작성하는 공정, 상기 위상시프트패턴이 및 상기 위상시프트패턴이 없는 실제패턴을 사용해서 상기 위상시프트패턴이 배치되어 있는 위상시프트패턴을 갖는 실제패턴과 상기 위상시프트패턴이 없는 실제패턴의 간격 및 폭이 규정값에 대해서 적함한가를 검증하는 공정. 상기 검증의 결과가 양호하게 될때가지 검증 및 수정을 반복하는 공정을 갖고, 상기 마스크패턴의 데이타의 작성공정에 의해서 작성된 실제패턴 및 위상시프트패턴의 데이타에 따라서 각각 차광패턴 묘화데이타 및 위상시프트패턴의 묘화데이타를 작성하는 공정, 상기 차광패턴 묘화데이타에 따라서 상기 마스크기판상에 차광패턴을 형성하는 공정 및 상기 위상시프트패턴 묘화데이타에 따라서 상기 마스크기판상에 위상시프트패턴을 형성하는 공정을 갖는 위상시프트패턴의 제조방법.
  8. 마스크기판상에 위상시프트패턴을 갖는 위상시프트마스그의 마스크패턴의 데이타를 작성 할때, 상기 마스크 패턴의 데이타를 실재패턴의 데이타를 갖는 실제 패턴데이타층 및 상기 위상시프트패턴의 데이타를 갖는 위상시프트패턴데이타층으로 분리하는 공정, 상기 위상시프트패턴의 데이타를 사용해서 상기 마스크패턴의 데이타에서 위상시프트패턴이 배치되어 있는 실제패턴을 삭제하고, 위상시프트패턴이 배치되어 있지 않은 위상시프트패턴이 없는 실제패턴을 작성하는 공정, 및 상기 위상시프트패턴이 및 상기 위상시프트패턴이 없는 실제패턴을 사용해서 상기 위상시프트패턴이 배치되어 있는 위상시프트패턴을 갖는 실제패턴과 상기 위상시프트패턴이 없는 실제패턴의 간격 및 폭이 규정간에 대해서 적합한가를 검증하는 공정, 상기 검증의 결과가 양호하게 될때까지 검증 및 수정을 반복하는 공정을 갖고, 상기 마스크패턴의 데이타의 작성공정에 의해서 작성된 실재패턴 및 위상시프트패턴의 데이타에 따라서 각각 차광패턴 묘화데이타 및 위상시프트패턴의 묘화데이타를 작성하는 공정, 상기 차광패턴 묘화데이타에 따라서 상기 마스크기판상에 차광패턴을 형성하는 공정 및 상기 위상시프트패턴 묘화데이타에 따라서 상기 마스크기판상에 위상시프트패턴을 형성하는 공정 및 상기 차광패턴 및 위상시프트패턴을 갖는 위상시프트마스크를 사용해서 반도체웨이퍼의 표면상의 레지스트막에 대해서 소정의 반도체집적회로패턴을 전사하는 공정을 갖는 반도채집적회로장치의 제조방법.
  9. 마스크기판상에 위상시프트패턴을 갖는 위상시프트마스크의 마스크패턴의 데이타를 작성할때, 상기 마스크 패턴의 데이타를 실제패턴의 데이타를 갖는 실제패턴데이타층 및 상기 위상시프트패턴의 데이타를 갖는 위상시프트패턴데이타층으로 분리하는 공정 상기 위상시프트패턴에 대응하는 실제패턴과 정확하게 일치하고 있는지 일치하고 있지 않는지를 검증하는 공정 및 상기 검증의 결과가 일치할때가지 검증 및 수정을 반복하는 공정을 갖고, 상기 마스크패턴의 데이타의 작성긍정에 의해서 작성된 실제패턴 및 위상시프트패턴의 데이타에 따라서 각각 차광패턴 묘화데이타 및 위상시프트패턴 묘화데이타를 작성하는 공정, 상기 차광패턴 묘화데이타에 따라서 상기 마스크기판상에 차광패턴을 형성하는 공정 및 상기 위상시프트패턴 묘화데이타에 따라서 상기 마스크기판상에 위상시프트패턴을 형성하는 공정을 갖는 위상시프트마스크의 제조방법.
  10. 마스크기판상에 위상시프트패턴을 갖는 위상시프트마스크의 마스크패턴의 데이타를 작성할때, 상기 마스크패턴의 데이타를 실제패턴의 데이타를 갖는 실제 패턴데이타층 및 상기 위상시 프트패턴의 데이타를 갖는 위상시프트패턴데이타층으로 분리하는 공정, 상기 위상시프트패턴이 대응하는 실제패턴과 정화하게 일지하고 있는지 일치하고 있지 않는지를 검증하는 공정 및 상기 검중의 결과가 일피할때까지 검증 및 수정을 반복하는 공정 및 상기 검증의 결과가 일치할때가지 검증 및 수정을 반복히는 공정을 갖고, 상기 마스크패턴의 데이타의 작성공정에 의해서 작성된 실제패턴 및 위상시프트패턴의 데이타에 따라서 각각 차광패턴 묘화데이타 및 위상시프트패턴 묘화데이타를 작성하는 공정, 상기 차광패턴 묘화데이타에 따라서 상기 마스크기판상에 차광패턴을 형성하는 공정, 상기 위상시프트패턴 묘화데이타에 따라서 상기 마스크기판상에 위상시프트패턴을 형성하는 공정 및 상기 차광패턴 및 위상시프트패턴을 갖는 위상시프트마스크를 사용해서 반도체웨이퍼의 표면상의 레지스트막에 대해서 소정의 반도체집적회로 패턴을 전사하는 공정을 갖는 반도체집적회로 장치의 제조방법.
  11. 마스크기판상에 위상시프트패턴을 갖는 위상시프트마스크의 마스크패턴의 데이타를 작성할때, 상기 마스크패턴의 데이타를 실제패턴의 데이타를 갖는 실제패턴데이타층 보조패턴의 데이타를 갖는 보조패턴데이타층 및 위상시프트패턴의 데이타를 갖는 위상시프트패턴데이타층으로 분리하는 공정, 미리 준비되어 있는 구멍패턴용 셀을 사용해서 구멍패턴의 데이타를 작성 하는 공정, 상기 구멍패턴을 구성하는 구성패턴용 셀을 구멍패턴데이타가 없는 빈셀로 치환하는 공정, 그 치환공정후에 남은 패턴의 유무 및 불량의 여부를 검증하는 공정 및 상기 검증의 결과가 양호하게 될때까지 검증 및 수정을 반복하는 공정을 갖고, 상기 마스크패턴의 데이타의 작성공정에 의해서 작성된 실제패턴 및 보조패턴의 데이타에 따라서 차광패턴 묘화데이타를 작성하는 공정, 상기 마스크 패턴의 데이타의 작성공정에 의해서 작성된 위상시프트패턴의 데이타에 따라서 위상시프트패턴 묘화데이타를 작성하는 공정, 강기 차광패턴 묘화데이타에 따라서 상기 마스크기판상에 차광패턴을 형성하는 공정 및 상기 위상시프트패턴 묘화데이타에 따라서 상기 마스코기판상에 위상시프트패턴을 형성하는 공정을 갖는 위상시프트마스크의 제조방법.
  12. 마스크기판상에 위상시프트패턴을 갖는 위상시프트마스코의 마스크패턴의 데이타를 작성할때, 상기 마스크패턴의 데이타를 실제패턴의 데이타를 갖는 실제패턴데이타층 보조패턴의 데이타를 갖는 보조패턴데이타층 및 위상시프트패턴의 데이타를 갖는 위상시프트패턴크타층으로 분리하는 공정, 미리 준비되어 있는 구멍패턴용 셀을 사용해서 구멍 패턴의 데이타를 작성하는 공정, 상기 구멍 패턴을 구성하는 구성패턴용 셀을 구멍패턴데이타가 없는 빈셀로 치환하는 공정, 그 치환공정후에 남은 패턴의 유무 및 불량의 여부를 검증하는 공정 및 상기 검증의 결과가 양호하게 될때까지 검증 및 수정을 반복하는 공정을 같고, 상기 마스크패턴의 데이타의 작성공정에 의해서 작성된 실제패턴 및 보조패턴의 데이타에 따라서 차광패턴 묘화데이타를 작성하는 공정, 상기 마스크 패턴의 데이타의 작성공정에 의해서 작성된 위상시프트패턴의 데이타에 따라서 위상시프트패턴 묘화데이타를 작성하는 공정, 상기 차광패턴 묘화데이타에 따라서 상기 마스크기관상에 차광패턴을 형성하는 공정, 상기 위상 시프트패턴 묘화데이타에 따라서 상기 마스크기판상에 위상시프트패턴을 형성하는 공정 및 상기 차광패턴 및 위상시프트패턴을 갖는 위상시프트마스크를 사용해서 반도체웨이퍼표면상의 레지스트막에 대해서 소정의 반도체집적회로 패턴을 전사하는 공정을 갖는 반도체집적회로 장치의 제조방법.
  13. 마스크기판상에 위상시프트패턴을 갖는 위상시프트마스크의 마스크패턴의 데이타를 작성할때, 상기 마스크패턴의 데이타를 실제패턴의 데이타를 갖는 실제패턴데이타층 보조패턴의 데이타를 갖는 보조패턴데이타층 및 위상시프트패턴의 데이타를 갖는 위상시프트패턴데이타층으로 분리하는 공정, 미리 준비되어 있는 구멍패턴용 셀을 사용해서 구멍패턴의 데이타를 작성하는 공정, 상기 구멍패턴을 구성하는 구성패턴용 셀을 검증용 셀로 치환하는 공정, 상기 검증용셀의 상호간의 관계의 불량의 여부를 검증하는 공정 및 상기 검증의 결과가 양호하게 될때까지 검증 및 수정을 반복하는 공정을 갖고, 상기 마스크패턴의 데이타의 작성공정에 의해서 작성된 실제패턴 및 보조패턴의 데이타에 따라서 차광패턴 묘화데이타를 작성 하는 공정. 상기 마스크패턴의 데이타의 작성공정에 의해서 작성된 위상시프트패턴의 데이타에 따라서 위상시프트패턴 묘화데이타를 작성하는 공정, 상기 차광패턴 묘화데이타에 따라서 상기 마스크기판상에 차광패턴을 형성하는 공정 및 상기 위상시프트패턴 묘화데이타에 따라서 상기 마스크기판상에 위상시프트패턴을 형성하는 공정을 갖는 위상시프트마스크의 제조방법.
  14. 마스크기판상에 위상시프트패턴을 갖는 위상시프트마스크의 마스크패턴의 데이타를 작성할때, 상기 마스크패턴의 데이타를 실제패턴의 데이타를 갖는 실제패턴데이타층 보조패턴의 데이타를 갖는 보조패턴데이타층 및 위상시프트패턴의 데이타를 갖는 위상시프트패턴데이타층으로 분리하는 공정, 미리 준비되어 있는 구멍패턴용 셀을 사용해서 구멍패턴의 데이타를 작성하는 공정, 상기 구멍패턴을 구성하는 구성패턴용 셀을 검중용 셀로 치환하는 공정, 상기 검증용셀의 상호간의 관계의 불량의 여부를 검증하는 공정 및 상기 검증의 결과가 양호하게 될때까지 검증 및 수정을 반복하는 공정을 갖고, 상기 마스크패턴의 데이타의 작성공정에 의해서 작성된 실제 패턴 및 보조 패턴의 데이타에 따라서 차광패턴 묘화데이타를 작성하는 공정, 상기 마스크패턴의 데이타의 작성공정에 의해서 작성된 위상시프트패턴의 데이타에 따라서 위상시프트패턴 묘화데이타를 작성하는 공정, 상기 차광패턴 묘화데이타에 따라서 상기 마스크기판상에 차광패턴을 형성하는 공정, 상기 위상시프트패턴 묘화데이타에 따라서 상기 마스크기판상에 위상시프트패턴을 형성하는 공정 및 상기 차광패턴 및 위상시프트패턴을 갖는 위상 시프트마스크를 사용해서 반도체웨이퍼의 표면상의 레지스트막에 대해서 소정의 반도체집적회로 패턴을 전사하는 공정을 갖는 반도체집적회로장치의 제조방법.
  15. 마스크기판상에 위상시프트패턴을 갖는 위상시프트마스크의 마스크패턴의 데이타를 작성할때, 상기 마스크패턴의 데이타를 실제패턴의 데이타를 갖는 실제패턴데이타층 보조패턴의 데이타를 갖는 보조패턴데이타층 및 위상시프트패턴의 데이타를 갖는 위상시프트패턴데이타층으로 분리하는 공정, 상기 마스크패턴의 데이타중 배선패턴의 데이타와 구멍패턴의 데이타에서 다른 검증을 실행하는 공정 및 상기 검증의 결과가 양호하게 될때까지 검증 및 수정을 반복하는 공정을 갖고, 상기 마스크패턴의 데이타의 작성공정에 의해서 작성된 실제패턴 및 보조패턴의 데이타에 따라서 차광패턴 묘화데이타를 작성하는 공정, 상기 마스크패턴의 데이타의 작성공정에 의해서 작성된 위상시프트패턴의 데이타에 따라서 위상시프트패턴 묘화데이타를 작성하는 공정, 상기 차광패턴 묘화데이타에 따라서 상기 마스크기판상에 차광패턴을 형성하는 공정 및 상기 위상시프트패턴 모화데이타에 따라서 상기 마스크기판상에 위상시프트패턴을 형성하는 공정을 갖는 위상시프트마스크의 제조방법.
  16. 마스크기판상에 위상시프트패턴을 갖는 위상시프트마스크의 마스크패턴의 데이타를 작성할때, 상기 마스크패턴의 데이타를 실제패턴의 데이타를 갖는 실제패턴데이타층 보조패턴의 데이타를 갖는 보조패턴데이타충 및 위상시프트패턴의 데이타를 갖는 위상시프트패턴데이타층으로 분러하는 공정, 상기 마스크패턴의 데이타중 배선패턴의 데이타와 구멍패턴의 데이타에서 다른 검증을 실행하는 공정 및 상기 검증의 결과가 양호하게 될때까지 검증 및 수정을 반복하는 공정을 갖고, 상기 마스크패턴의 데이타의 작성공정에 의해서 작성된 실제패턴 및 보조패턴의 데이타에 따라서 차광패턴 묘화데이타를 작성하는 공정, 상기 마스크패턴의 데이타의 작성공정에 의해서 작성된 위상시프트패턴의 데이타에 따라서 위상시프트패턴 묘화데이타를 작성하는 공정, 상기 차광패턴 묘화데이타에 따라서 상기 마스크기관상에 차광패턴을 형성하는 공정, 상기 위상시프트패턴 묘화데이타에 따라서 상기 마스크기판상에 위상시프트패턴을 형성하는 공정 및 상기 차광패턴 및 위상시프트패턴을 갖는 위상시프트마스크를 사용해서 반도체 웨이퍼의 표면상의 레지스트막에 대해서 소정의 반도체접적회로패턴을 전사하는 공정을 갖는 반도체집적회로장치의 제조방법.
  17. 마스크기판상에 위상시프트패턴을 갖는 위상시프트마스크의 마스크패턴의 데이타를 작성할때, 상기 마스크패턴이 데이타를 실제패턴의 데이타를 갖는 실제패턴데이타층 및 상기 위상시프트패턴의 데이타를 갖는 위상시프트패턴데이타층으로 분리하는 공정, 상기 마스크패턴의 데이타가 서로 인접하는 패턴을 투과한 각각의 광이동위상으로 되는 동위상패턴의 간격의 규정을 만족하는지 하지 않는지를 검증하는 공정 및 상기 검증의 결과가 양호하게 될때까지 검증 및 수정을 반복하는 공정을 갖고, 상기 마스크패턴의 데이타의 작성공정에 의해서 작성된 실제패턴 및 위상시프트패턴의 데이타에 따라서 각각 차광패턴 묘화데이타 및 위상시프트패턴 묘화데이타를 작성하는 공정, 상기 차광패턴 묘화데이타에 따라서 상기 마스크기판상에 차광패턴을 형성하는 공정 및 상기 위상시프트패턴 묘화데이타에 따라서 상기 마스크기판상에 위상시프트패턴을 형성하는 공정을 갖는 위상시프트마스크의 제조방법.
  18. 마스크기판상에 위상시프트패턴을 갖는 위상시프트마스크의 마스크패턴의 데이타를 작성할때, 상기 마스크패턴이 데이타를 실제패턴의 데이타를 갖는 실제 패턴데이타층 및 상기 위상시프트패턴의 데이타를 갖는 위상시프트패턴데이타층으로 분리하는 공정, 상기 마스크패턴의 데이타가 서로 인접하는 패턴을 투과한 각각의 광이동위상으로 되는 동위상패턴의 폭의 규정을 만족하는지 하지 않는지를 검증하는 공정 및 상기 검증의 결과가 양호하게 될때까지 검증 및 수정을 반복하는 공정을 갖고, 상기 마스크패턴외 데이타의 작성공정에 의해서 작성된 실제패턴 및 위상시프트패턴의 데이타에 따라서 각각 차광패턴 묘화데이타 및 위상시프트패턴 묘화데이타를 작성하는 공정, 상기 차광패턴 묘화데이에 따라서 상기 마스크기판상에 차광패턴을 형성하는 공정 및 상기 위상시프트패턴 묘화데이타에 따라서 상기 마스크기판상에 위상시프트패턴데이성하는 공정을 위상시프트마스크외 제조방법.
  19. 마스크기판상에 위상시프트패턴을 갖는 위상시프트마스크의 마스크패턴의 데이타를 작성할때, 상기 마스크패턴이 데이타를 실제패턴의 데이타를 갖는 실제패턴데이타층 및 상기 위상시프트패턴의 데이타를 갖는 위상시프트패턴데이타층으로 분리하는 공정, 상기 마스크패턴의 데이타가 서로 인접하는 패턴을 투과한 각각의 광이동위상으로 되는 동위상패턴의 간격 및 폭의 규정을 만족하는지 하지 않는지를 검증하는 공정 및 상기 검증의 결과가 양호하게 될때가지 검증 및 수정을 반복하는 공정을 갖고, 상기 마스크패턴의 데이타의 작성공정에 의해서 작성된 실제패턴 및 위상시프트패턴의 데이타에 따라서 각각 차광패턴 묘화데이타 및 위상시프트패턴 묘화데이타를 작성하는 공정. 상기 차광패턴 묘화데이타에 따라서 상기 마스크기판상에 차광패턴을 헝성하는 공정 및 상기 위상시프트패턴 묘화데이타에 따라서 상기 마스크기관상에 위상시프트패턴을 헝 성하는 공정을 위상시프트 마스크의 제조방법.
  20. 마스크기판상에 위상시프트패턴을 갖는 위상시프트마스크의 마스크패턴의 데이타를 작성할때, 상기 마스크패턴이 데이타를 실제패턴의 데이타를 갖는 실제패턴데이타층 및 상기 위상시프트패턴의 데이타를 갖는 위상시프트패턴데이타층으로 분리하는 공정, 상기 마스크패턴의 데이타가 서로 인접하는 패턴을 투과한 각각의 광이동위상으로 되는 동위상패턴의 간격의 규정을 만족하는지 하지 않는지를 검증하는 공정 및 상기 검증의 결과가 양호하게 될때까지 검증 및 수정을 반복하는 공정을 갖고. 상기 마스크패턴의 데이타의 작성공정에 의해서 작성된 실재패턴 및 위상시프트패턴의 데이타에 따라서 각각 차광패턴 묘화데이타 및 위상시프트패턴 묘화데이타를 작성하는 공정, 상기 차광패턴 묘화데이타에 따라서 상기 마스크기판상에 차광패턴을 형성하는 공정 및 상기 위상시프트패턴 묘화데이타에 따라서 상기 마스크기판상에 위상시프트패턴을 형성하는 공정을 위상시프트마스크의 제조방법.
  21. 상기 특허청구의 범위 제1, 3, 5, 7, 9, 11, 13, 15, 17, 18, 19항 및 20항중 어느 한항에 기재된 마스크의 제조방법 의해 제조된 마스크.
  22. 상기 특허청구의 범위 제2, 4, 6, 8, 10, 12, 17 및 제16항중 어느 한항에 기재된 방법에 의해 제조된 반도체집적 회로장치.
    ※ 참고사항：최초출원 내용에 의하여 공개하는 것임.
KR1019920018452A 1992-07-20 1992-10-08 위상시프트마스크의제조방법및반도체집적회로장치의제조방법 KR100266427B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP92-192019 1992-07-20
JP19201992A JP3328323B2 (ja) 1992-07-20 1992-07-20 位相シフトマスクの製造方法および半導体集積回路装置の製造方法
JP92-182019 1992-08-20

Publications (2)

Publication Number Publication Date
KR940003037A true KR940003037A (ko) 1994-02-19
KR100266427B1 KR100266427B1 (ko) 2000-11-01

Family

ID=16284249

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920018452A KR100266427B1 (ko) 1992-07-20 1992-10-08 위상시프트마스크의제조방법및반도체집적회로장치의제조방법

Country Status (3)

Country Link
US (2) US5441834A (ko)
JP (1) JP3328323B2 (ko)
KR (1) KR100266427B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100785186B1 (ko) * 2003-08-07 2007-12-11 가부시끼가이샤 도시바 설계 패턴의 작성 방법, 포토 마스크의 제조 방법,레지스트 패턴의 형성 방법 및 반도체 장치의 제조 방법

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08297359A (ja) * 1995-02-27 1996-11-12 Hitachi Ltd 位相シフトマスクの製造方法および半導体集積回路装置の製造方法
JP3575871B2 (ja) * 1995-06-19 2004-10-13 株式会社ルネサステクノロジ フォトマスクの製造方法およびそのフォトマスクを用いた半導体集積回路装置の製造方法
US5867401A (en) * 1996-01-11 1999-02-02 Fujitsu Limited Phase shifter arranging method and computer readable medium storing program for carrying out the method
US5801954A (en) * 1996-04-24 1998-09-01 Micron Technology, Inc. Process for designing and checking a mask layout
US5731986A (en) * 1996-05-06 1998-03-24 Winbond Electronics Corporation Method of downsizing graphic data of a mask pattern stored in a hierarchical graphic database
US5795688A (en) * 1996-08-14 1998-08-18 Micron Technology, Inc. Process for detecting defects in photomasks through aerial image comparisons
US5883813A (en) * 1997-03-04 1999-03-16 International Business Machines Corporation Automatic generation of phase shift masks using net coloring
JP3474740B2 (ja) * 1997-03-25 2003-12-08 株式会社東芝 フォトマスクの設計方法
JPH10282635A (ja) * 1997-04-09 1998-10-23 Sony Corp パターンデータ補正方法、電子線描画方法、フォトマスク及びその作製方法、露光方法、半導体装置及びその製造方法、並びにパターンデータ補正装置
TW365654B (en) * 1997-07-01 1999-08-01 Matsushita Electronics Corp Electronic device phase shift mask and method using the same
US6316163B1 (en) * 1997-10-01 2001-11-13 Kabushiki Kaisha Toshiba Pattern forming method
JPH11282151A (ja) * 1998-03-27 1999-10-15 Mitsubishi Electric Corp マスクパターン検証装置、その方法およびそのプログラムを記録した媒体
US6018392A (en) * 1998-10-23 2000-01-25 Taiwan Semiconductor Manufacturing Company Apparatus and method for inspecting phase shifting masks
US6588005B1 (en) 1998-12-11 2003-07-01 Hitachi, Ltd. Method of manufacturing semiconductor integrated circuit device
JP3371852B2 (ja) * 1999-07-09 2003-01-27 日本電気株式会社 レチクル
US6268093B1 (en) * 1999-10-13 2001-07-31 Applied Materials, Inc. Method for reticle inspection using aerial imaging
US6978436B2 (en) * 2000-07-05 2005-12-20 Synopsys, Inc. Design data format and hierarchy management for phase processing
US7028285B2 (en) * 2000-07-05 2006-04-11 Synopsys, Inc. Standard cell design incorporating phase information
US7072502B2 (en) 2001-06-07 2006-07-04 Applied Materials, Inc. Alternating phase-shift mask inspection method and apparatus
JP2003060039A (ja) * 2001-08-16 2003-02-28 Mitsubishi Electric Corp レイアウト検証方法およびそのプログラムおよびレイアウト検証装置
US6698008B2 (en) 2001-10-30 2004-02-24 International Business Machines Corporation Row-based placement scoring and legalization measure for books with phase shift mask dependencies
US6981240B2 (en) * 2001-11-15 2005-12-27 Synopsys, Inc. Cutting patterns for full phase shifting masks
US7027635B1 (en) * 2001-12-10 2006-04-11 Kla-Tencor Technologies Corporation Multiple design database layer inspection
US6854104B2 (en) * 2002-11-27 2005-02-08 Lsi Logic Corporation First approximation for OPC significant speed-up
JP2005181523A (ja) * 2003-12-17 2005-07-07 Toshiba Corp 設計パターン補正方法、マスクパターン作成方法、半導体装置の製造方法、設計パターン補正システム、及び設計パターン補正プログラム
US7448012B1 (en) 2004-04-21 2008-11-04 Qi-De Qian Methods and system for improving integrated circuit layout
US8679861B2 (en) * 2007-11-29 2014-03-25 International Business Machines Corporation Semiconductor chip repair by stacking of a base semiconductor chip and a repair semiconductor chip
JP5274293B2 (ja) * 2008-09-22 2013-08-28 株式会社ニューフレアテクノロジー マスク検査装置、それを用いた露光方法及びマスク検査方法
JP4852083B2 (ja) * 2008-09-29 2012-01-11 株式会社東芝 パタンデータの作成方法およびパタンデータ作成プログラム

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0090924B1 (en) * 1982-04-05 1987-11-11 International Business Machines Corporation Method of increasing the image resolution of a transmitting mask and improved masks for performing the method
JPH0690506B2 (ja) * 1985-09-20 1994-11-14 株式会社日立製作所 ホトマスク
JP2710967B2 (ja) * 1988-11-22 1998-02-10 株式会社日立製作所 集積回路装置の製造方法
US5278816A (en) * 1989-09-22 1994-01-11 Russell James T Recording/reproducing system using wavelength/depth selective optical storage medium
JPH05165188A (ja) * 1991-12-11 1993-06-29 Sharp Corp デザインルールチェック方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100785186B1 (ko) * 2003-08-07 2007-12-11 가부시끼가이샤 도시바 설계 패턴의 작성 방법, 포토 마스크의 제조 방법,레지스트 패턴의 형성 방법 및 반도체 장치의 제조 방법

Also Published As

Publication number Publication date
JP3328323B2 (ja) 2002-09-24
JPH0635171A (ja) 1994-02-10
US5677092A (en) 1997-10-14
US5441834A (en) 1995-08-15
KR100266427B1 (ko) 2000-11-01

Similar Documents

Publication Publication Date Title
KR940003037A (ko) 위상시프트 마스크의 재생방법 및 반도체 집적회로 장치의 제조방법
US7475383B2 (en) Method of fabricating photo mask
US7422830B2 (en) Method for detecting failure of database patterns of photo mask
KR920022418A (ko) 마스크의 패턴데이타작성방법 및 제조방법
JP2014039038A (ja) 基板の欠陥の影響を最小化するｅｕｖマスクの製作方法
US5686208A (en) Process for generating a phase level of an alternating aperture phase shifting mask
KR100650365B1 (ko) 그레이톤 마스크의 결함 수정 방법
US6569576B1 (en) Reticle cover for preventing ESD damage
US4571072A (en) System and method for making changes to printed wiring boards
JP3311302B2 (ja) 露光方法
US6682858B2 (en) Method of forming small contact holes using alternative phase shift masks and negative photoresist
CN110727170B (zh) 一种光罩的缺陷修复方法及光罩
JP3332872B2 (ja) 露光方法
JP2005142254A (ja) 配線基板及びその製造方法
JP3071324B2 (ja) 位相シフトマスクの修正方法
US7303841B2 (en) Repair of photolithography masks by sub-wavelength artificial grating technology
CN113791526B (zh) 多重图形化的光刻顺序的确定方法
US20020028523A1 (en) Process for making photomask pattern data and photomask
US20050247669A1 (en) Method for repairing a phase shift mask
US5163005A (en) Method of cloning printed wiring boards
JPH02189913A (ja) 半導体装置のパターン形成方法
KR100436771B1 (ko) 반도체소자의감광막패턴형성방법
US5747817A (en) One-step method for on-line lithographic pattern inspection
KR20080005718A (ko) 노광 마스크 패턴의 결함을 수리하는 방법
JPS61256789A (ja) プリント配線板製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20120611

Year of fee payment: 13

EXPY Expiration of term