KR940002469B1 - 프로그래머블 매트릭스 시스템 - Google Patents

프로그래머블 매트릭스 시스템 Download PDF

Info

Publication number
KR940002469B1
KR940002469B1 KR1019910015031A KR910015031A KR940002469B1 KR 940002469 B1 KR940002469 B1 KR 940002469B1 KR 1019910015031 A KR1019910015031 A KR 1019910015031A KR 910015031 A KR910015031 A KR 910015031A KR 940002469 B1 KR940002469 B1 KR 940002469B1
Authority
KR
South Korea
Prior art keywords
microprocessor
buffer
data
output
matrix system
Prior art date
Application number
KR1019910015031A
Other languages
English (en)
Other versions
KR930004844A (ko
Inventor
송신열
신영호
Original Assignee
삼성전자 주식회사
김광호
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 김광호 filed Critical 삼성전자 주식회사
Priority to KR1019910015031A priority Critical patent/KR940002469B1/ko
Publication of KR930004844A publication Critical patent/KR930004844A/ko
Application granted granted Critical
Publication of KR940002469B1 publication Critical patent/KR940002469B1/ko

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Debugging And Monitoring (AREA)
  • Programmable Controllers (AREA)

Abstract

내용 없음.

Description

프로그래머블 매트릭스 시스템
제1도는 이 발명의 실시예에 따른 프로그래머블 매트릭스 시스템의 회로도이다.
이 발명은 프로그래머블 매트릭스 시스템(programmable matrix system)에 관한 것으로서, 특히 컴퓨터(computer)와 제어하고자 하는 외부장치의 사이에 전용 마이크로 프로세서(micro processor)를 사용하지 않고 범용 마이크로 프로세서를 사용하여 컴퓨터로부터의 명령을 해석하고 그에 따라 외부장치를 제어하는 프로그래머블 매트릭스 시스템에 관한 것이다.
일반적으로 인터페이스(interface)란 기기를 버스(bus)로 연결하여 통신을 처리할 때 기기의 송신/수신정보가 정확하게 상대에게 전달되도록 하기 위한 전기적, 기계적 취급방법이다. 이러한 인터페이스에는 직렬전송방식의 RS-232C, 그리고 병렬전송방식의 범용 인터페이스 버스(General Purpose Interface Bus, 이하 "GPIB"라 한다)와 센트로닉스(CENTRONICS) 등이 사용되고 있다. 또한 인터페이스에 사용되는 버스는 데이터 라인(data line)과 제어(control) 라인과 접지(ground) 라인으로 구성되는데 이 버스의 수는 인터페이스에 따라 다르다. 일반적으로 GPIB는 8개의 데이터 라인과 3개의 핸드세이크(handshake) 라인과 5개의 제어 라인과 8개의 접지 라인으로 된 총 24개의 라인으로 구성되어 있다.
상기한 GPIB를 이용하여 컴퓨터가 외부장치를 제어하는 경우에, 종래에는 GPIB와의 통신을 위한 전용 마이크로 프로세서가 외부장치 내에 설치되어 컴퓨터로부터의 명령을 해석하고 그에 따라 외부장치를 제어하였다. 따라서 종래에는 GPIB와의 통신을 위주로하는 전용 마이크로 프로세서로 인해서 외부장치의 응용이 제한되어지고 또한 GPIB 신호에 의해서만 외부장치가 동작되는 단점이 있다.
이 발명의 목적은 상기한 종래의 단점을 해결하기 위한 것으로서, 전용 마이크로 프로세서 대신에 범용 마이크로 프로세서를 이용하여 GPIB와의 통신을 가능케하여 외부장치의 실행 및 응용 능력의 극대화를 도모하고 간단한 스위치 조작을 통한 제어신호 발생으로도 외부장치를 제어할 수 있는 프로그래머블 매트릭스 시스템을 제공하는데 있다.
상기한 목적을 달성하기 위한 이 발명의 구성은 마이크로 프로세서와, 마이크로 프로세서의 어드레스 버스에 연결되어 어드레스를 저장하는 어드레스 버퍼(address buffer)와, 상기한 어드레스 버퍼에 연결되어 메모리를 선택하는 메모리 어드레스 디코더(decoder)와, 어드레스 버퍼에 연결되어 프로그래머블 매트릭스 시스템의 입출력을 제어하는 입출력 어드레스 디코더와, 메모리 어드레스 디코더에 연결되어 데이터를 저장하는 메모리부와, 마이크로 프로세서의 데이터 버스에 연결되어 GPIB의 제어신호와 데이터를 저장하는 GPIB 버퍼와, 마이크로 프로세서의 데이터 버스에 연결되어 데이터를 저장하는 데이터 버퍼와, 마이크로 프로세서의 데이터 버스에 연결되어 프로그래머블 매트릭스 시스템의 동작 상태를 나타내는 동작상태 표시부와, 마이크로 프로세서의 데이터 버스에 연결되어 사용자가 마이크로 프로세서를 제어하는 명령을 수동으로 입력할 수 있는 스위치부와, 마이크로 프로세서의 데이터 버스에 연결되어 프로그래머블 매트릭스 시스템의 출력 상태를 표시하는 출력 상태 표시부와, 어드레스 버퍼와 메모리 어드레스 디코더와 데이터 버퍼에 연결되어 외부장치에 데이터를 출력하는 출력부로 이루어진다.
상기한 구성에 따른 이 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명한다.
도면은 이 발명의 실시예에 따른 프로그래머블 매트릭스 시스템의 회로도이다. 도면에 도시되어 있듯이 이 발명의 실시예에 따른 프로그래머블 매트릭스 시스템의 구성은 범용 마이크로 포로세서(10)와, 상기한 마이크로 프로세서(10)의 어드레스 버스에 연결된 어드레스 버퍼(11)와, 어드레스 버퍼(11)에 연결된 메모리 어드레스 디코더(12)와, 어드레스 버퍼(11)에 연결된 입출력 어드레스 디코더(13)와, 메모리 어드레스 디코더(12)에 연결된 메모리부(14)와, 마이크로 프로세서(10)의 데이터 버스에 연결된 GPIB 버퍼(15)와, 마이크로 프로세서(10)의 데이터 버스에 연결된 데이터 버퍼(16)와, 마이크로 프로세서(10)의 데이터 버스에 연결된 동작 상태 표시부(20)와, 마이크로 프로세서(10)의 데이터 버스에 연결된 스위치부(30)와, 마이크로 프로세서의 데이터 버스에 연결된 출력 상태 표시부(40)와, 어드레스 버퍼(11)와 메모리 어드레스 디코더(12)와 데이터 버퍼(16)에 연결된 출력부(50)로 이루어진다.
상기한 동작 상태 표시부(20)는 마이크로 프로세서(10)의 데이터 버스에 연결된 래치(21)와, 상기한 래치(21)에 연결된 BCD-7 세그먼트(segment) 디코더(22)와, BCD-7 세그먼트 디코더(22)에 연결된 표시부(23)로 구성된다. 또한 스위치부(30)는 딥(DIP) 스위치(31)와, 입력단자가 딥 스위치(31)에 연결되고 출력단자가 데이터 버스에 연결된 버퍼(32)와, 푸시 버튼(push botton) 스위치(33)와, 푸시 버튼 스위치(33)에 연결된 버퍼(34)로 구성된다. 또한 출력 상태 표시부(40)는 마이크로 프로세서(10)의 데이터 버스에 연결된 래치(41)와, 래치(41)에 연결된 발광 다이오드(LED) 드라이버(driver) (42)와, 발광 다이오드 드라이버(42)에 연결된 발광 다이오드 표시부(43)로 구성된다. 또한 출력부(50)는 어드레스 버퍼(11)와 메모리 어드레스 디코더(12)와 데이터 버퍼(16)에 연결된 래치(51)와, 래치(51)에 연결된 버퍼(52)와, 래치(51)에 연결된 출력 포트 드라이버(53)로 구성된다.
상기한 구성을 갖는 프로그래머블 매트릭스 시스템의 동작은 다음과 같다. 마이크로 프로세서(10)에 전원 전압(Vcc)과 클럭(CLK)이 인가되면 마이크로 프로세서(10)는 초기화 상태를 거쳐 정상상태가 된다. 마이크로 프로세서(10)가 정상상태가 되면 마이크로 프로세서(10)는 메모리부(14)의 롬(Read Only Memory, ROM)에 저장된 명령어에 따라 시스템 구동에 필요한 상태(status)를 세팅(setting)한다. 또한 상태 세팅후에 GPIB 컨트롤러(controller)로부터 출력되는 제어신호를 수신하기 위해 입출력 어드레스 디코더(13)를 통해 데이터 버스를 감시한다. 감시 도중에 적절한 제어신호가 데이터와 함께 GPIB를 통해 GPIB 버퍼(15)에 입력되면 마이크로 프로세서(10)는 즉시 기기 어드레스 발생부인 딥 스위치(31)에서 발생되는 정보를 읽어 제어신호와 함께 수신된 데이터와 비교한다. 비교 결과가 같으면 마이크로 프로세서(10)에 의해 데이터 수신이 시작되는데 GPIB 통신 규약에 따라 마이크로 프로세서(109의 상태 설정 및 출력상태 결정에 필요한 정보를 GPIB 버퍼(15)로부터 수신해 메모리부(14)에 저장한다. 데이터 수신이 완료되면 마이크로 프로세서(10)는 메모리부(14)에 저장된 데이터를 독출(read)해 순차적으로 분석하여 분석된 결과를 출력부(50)로 출력함으로써 분석된 결과에 상응하는 적절한 제어 동작을 외부장치에 하게 된다.
또한 마이크로 프로세서(10)는 스위치부(30)로부터의 데이터를 입력 받아 메모리부(14)에 저장하며, 메모리부(14)에의 저장이 끝나면 메모리부(14)에 저장된 데이터를 독출해 순차적으로 분석하여 분석된 결과에 상응하는 제어 동작을 외부장치에 하게 된다. 따라서 마이크로 프로세서(10)가 GPIB 신호에 의해서만 동작되는 것이 아니라 스위치부(30)의 조작에 따라 사용자의 임의대로 마이크로 프로세서(10)의 동작을 제어할 수 있으므로 외부장치의 실행 및 응용 능력을 높일 수가 있다.
프로그래머블 매트릭스 시스템의 출력방법은 일반적은 입출력 포트(port)의 제어를 통한 방법에서 탈피하여 메모리를 어드레싱하는 방식을 채택하여 팬-아웃(fan-out)의 증가 및 보다 빠르게 효율적인 출력법을 구현하였다. 또한 출력 포트의 임의 증설이 가능하고 간단한 키 조작으로 작동이 가능하여 보다 손쉬운 방법으로 전기적, 기계적 논리상태를 얻게 되어 보다 나은 자동화 시스템 구축이 가능하다.
이상에서와 같이 이 발명의 실시예에서 GPIB와의 통신을 위한 전용 마이크로 프로세서 대신에 범용 마이크로 프로세서를 사용함으로써 외부장치의 실행 및 응용 능력의 극대화를 도모하고 간단한 스위치 조작을 통한 제어신호 발생으로도 외부장치를 제어할 수 있는 효과를 가진 프로그래머블 매트릭스 시스템을 제공할 수 있다. 이 발명의 이러한 효과는 컴퓨터를 이용한 자동화 시스템 구축에 필수적인 모든 매트릭스 시스템에서 이용될 수 있다.

Claims (5)

  1. 매트릭스 시스템에 있어서, 범용 마이크로 프로세서와 ; 상기한 마이크로 프로세서의 어드레스 버스에 연결되어 어드레스를 저장하는 어드레스 버퍼와 ; 상기한 어드레스 버퍼에 연결되어 메모리를 선택하는 메모리 어드레스 디코더와 ; 어드레스 버퍼에 연결되어 프로그래머블 매트릭스 시스템의 입출력을 제어하는 입출력 어드레스 디코더와 ; 메모리 어드레스 디코더에 연결되어 데이터를 저장하는 메모리부와 ; 마이크로 프로세서의 데이터 버스에 연결되어 GPIB의 제어신호와 데이터를 저장하는 GPIB 버퍼와 ; 마이크로 프로세서의 데이터 버스에 연결되어 데이터를 저장하는 데이터 버퍼와 ; 마이크로 프로세서의 데이터 버스에 연결되어 프로그래머블 매트릭스 시스템의 동작 상태를 나타내는 동작상태 표시부와 ; 마이크로 프로세서의 데이터 버스에 연결되어 사용자가 마이크로 프로세서를 제어하는 명령을 수동으로 입력할 수 있는 스위치부와 ; 미이크로 프로세서의 데이터 버스에 연결되어 프로그래머블 매트릭스 시스템의 출력상태를 표시하는 출력상태 표시부와 ; 어드레스 버퍼와 메모리 어드레스 디코더와 데이터 버퍼에 연결되어 외부장치에 데이터를 출력하는 출력부로 이루어지는 것을 특징으로 하는 프로그래머블 매트릭스 시스템.
  2. 제1항에 있어서, 상기한 동작상태 표시부(20)는 마이크로 프로세서의 데이터 버스에 연결된 래치와 ; 상기한 래치에 연결된 BCD-7 세그먼트 디코더와 ; BCD-7 세그먼트 디코더에 연결된 표시부로 이루어지는 것을 특징으로 하는 프로그래머블 매트릭스 시스템.
  3. 제1항에 있어서, 상기한 스위치부는 팁(DIP) 스위치와 ; 입력단자가 딥 스위치에 연결되고 출력단자가 데이터 버스에 연결된 버퍼와 ; 푸시 버튼 스위치와 ; 입력단자가 푸시 버튼 스위치에 연결되고 출력단자가 데이터 버스에 연결된 버퍼로 이루어지는 것을 특징으로 하는 프로그래머블 매트릭스 시스템.
  4. 제1항에 있어서, 상기한 상태 표시부는 마이크로 프로세서의 데이터 버스에 연결된 래치와 ; 상기한 래치에 연결된 발광 다이오드(LED) 드라이버와 ; 발광 다이오드 드라이버에 연결된 발광 다이오드 표시부로 이루어지는 것을 특징으로 하는 프로그래머블 매트릭스 시스템.
  5. 제1항에 있어서, 상기한 출력부는 어드레스 버퍼와 메모리 어드레스 디코더와 데이터 버퍼에 연결된 래치와 ; 상기한 래치에 연결된 버퍼와 ; 상기한 래치에 연결된 출력 포트 드라이버로 이루어지는 것을 특징으로 하는 프로그래머블 매트릭스 시스템.
KR1019910015031A 1991-08-29 1991-08-29 프로그래머블 매트릭스 시스템 KR940002469B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019910015031A KR940002469B1 (ko) 1991-08-29 1991-08-29 프로그래머블 매트릭스 시스템

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019910015031A KR940002469B1 (ko) 1991-08-29 1991-08-29 프로그래머블 매트릭스 시스템

Publications (2)

Publication Number Publication Date
KR930004844A KR930004844A (ko) 1993-03-23
KR940002469B1 true KR940002469B1 (ko) 1994-03-24

Family

ID=19319307

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910015031A KR940002469B1 (ko) 1991-08-29 1991-08-29 프로그래머블 매트릭스 시스템

Country Status (1)

Country Link
KR (1) KR940002469B1 (ko)

Also Published As

Publication number Publication date
KR930004844A (ko) 1993-03-23

Similar Documents

Publication Publication Date Title
US5400389A (en) System for rewriting information in rewritable memory provided in portable remote terminal and portable remote terminal applicable to the system
US5774721A (en) Method of communication between processors in a distributed processing system having a host processor and at least one object oriented processor
US5708838A (en) Distributed processing systems having a host processor and at least one object oriented processor
KR0178106B1 (ko) 데이터 스트림 모드를 스위칭할 수 있는 메모리 장치
US5768591A (en) Method of de-bugging host-processor software in a distributed processing system having a host processor and at least one object oriented processor
US5634070A (en) Distributed processing systems having a host processor and at least two object oriented processors which communicate directly with each other
JPH09128182A (ja) ディスプレイ装置
US4158226A (en) Programmable controller with limit detection
KR940002469B1 (ko) 프로그래머블 매트릭스 시스템
US6330485B1 (en) High-speed multi-task system
JPH0522365A (ja) 通信処理装置
KR200343611Y1 (ko) 시스템메인보드의통합시피유보드
JP2638435B2 (ja) モータ制御装置
KR920005234B1 (ko) 비동기 통신방식을 동기식 통신방식으로도 공용가능케한 sna컨버터 시스템
FR2587812A1 (fr) Dispositif interface pour micro-ordinateur pour la commande dans l'automatisme industriel, la robotique et l'instrumentation
KR850000124B1 (ko) 교육용로보트의제어시스템
JPH0527813A (ja) プログラマブルコントローラ
KR100438987B1 (ko) 분산 제어 시스템의 병렬 데이터 입출력 장치
KR0131894Y1 (ko) 트리거 기능을 가진 피엘씨 입/출력 접점확인장치
KR920010334B1 (ko) 은행터미널 루프 제어시스템
JP2001117609A (ja) シーケンス制御シミュレータ
JP2001176285A (ja) 通信アダプタを備えた支持基板
KR100263589B1 (ko) 프로그래머블 로직 제어 장치의 확장 보드 인식장치 및 방법
KR200202563Y1 (ko) 마이크로 콘트롤보드
JP2981773B2 (ja) 端末装置,ならびにそれを構成する端末装置本体およびスイッチ・ユニット

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070228

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee