KR940002237Y1 - 히스테리시스를 갖는 커런트 모드 비교기 - Google Patents

히스테리시스를 갖는 커런트 모드 비교기 Download PDF

Info

Publication number
KR940002237Y1
KR940002237Y1 KR2019890019401U KR890019401U KR940002237Y1 KR 940002237 Y1 KR940002237 Y1 KR 940002237Y1 KR 2019890019401 U KR2019890019401 U KR 2019890019401U KR 890019401 U KR890019401 U KR 890019401U KR 940002237 Y1 KR940002237 Y1 KR 940002237Y1
Authority
KR
South Korea
Prior art keywords
transistor
output
base
voltage
differential amplifier
Prior art date
Application number
KR2019890019401U
Other languages
English (en)
Other versions
KR910013238U (ko
Inventor
소명진
Original Assignee
금성일렉트론 주식회사
문정환
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 금성일렉트론 주식회사, 문정환 filed Critical 금성일렉트론 주식회사
Priority to KR2019890019401U priority Critical patent/KR940002237Y1/ko
Publication of KR910013238U publication Critical patent/KR910013238U/ko
Application granted granted Critical
Publication of KR940002237Y1 publication Critical patent/KR940002237Y1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers

Landscapes

  • Manipulation Of Pulses (AREA)

Abstract

내용 없음.

Description

히스테리시스를 갖는 커런트 모드 비교기
제 1 도, 제 2 도는 종래의 히스테리시스를 갖는 커런트 모드 비교기의 회로 구성도.
제 3 도는 종래 회로에 따른 히스테리시스 특성도.
제 4 도, 제 5 도는 본 고안에 따른 히스테리시스 특성을 갖는 커런트모드 비교기의 회로 구성도.
제 6 도는 본 고안에 따른 히스테리시스 특성도.
* 도면의 주요부분에 대한 부호의 설명
A : 입력단차동앰프 B : 액티브로드부
C : 차동앰프 D : 출력부
본 고안은 커런트 모드 비교기에 관한 것으로, 특히 스피드를 향상시키며 정확한 출력을 얻을 수 있도록 한 히스테리시스를 갖는 커런트 모드 비교기에 관한 것이다.
종래의 비교기 회로는 제 1 도에서와 같이 저항(R1) 트랜지스터(Q1, Q2)로 구성된 비교기(1)와 트랜지스터(Q3, Q4) 저항(R2, R3)으로서 커런트미러 구성되어 전류원으로 동작하는 회로(2)와 트랜지스터(Q6, Q9) 저항(R4-R6)으로 구성되는 출력단(3)과 저항(R7) 트랜지스터(Q7, Q8)로 구성된 바이어스회로(4) 및 출력으로부터 피이드백 루프를 구성하는 트랜지스터(Q5)로 구성됨과 아울러 제 2 도에서와 같이 트랜지스터(Q1, Q2) 저항(R1)으로 구성된 비교기(1')와 저항(R3-R5)으로 구성된 바이어스회로(2')와 저항(R8-R10)트랜지스터(Q4, Q5)로 구성된 출력부(3')와 저항(3')에서의 피이드백 통로가 되는 피이드백부(4')와 비교기(1)의 전류원이 되는 저항(R2)으로 구성된다.
이와같이 구성된 종래의 회로에서 먼저 제 1 도의 동작상태를 상세히 설명하면 트랜지스터(Q1)의 베이스로 인가되는 입력전압(V)이 트랜지스터(Q2)의 베이스로 인가되는 기준전압(Vref)보다 크면 트랜지스터(Q1)가 "온"되어 트랜지스터(Q1)의 콜렉터측에 로우전압이 걸리게 되어 트랜지스터(Q9)와 트랜지스터(Q6)가 "온" 된다.
따라서 트랜지스터(Q6)의 콜렉터측의 최종 출력(Output)은 로우가 되어 트랜지스터(Q5)는 "오프"되고 트랜지스터(Q4)에는 VBE/R만큼의 전류가 흐르게 되므로 트랜지스터(Q1)의 콜렉터는 더욱더 "로우"로 떨어지게 된다.
반대로 트랜지스터(Q1)의 베이스로 인가되는 입력(V)전압이 트랜지스터(Q2)의 베이스로 인가되는 기준전압(Vref)보다 낮으면 트랜지스터(Q1)가 오프하게 되어 트랜지스터(Q1)의 콜렉터측에 하이전압이 걸리게 되므로 트랜지스터(Q1)의 콜렉터측에 하이전압이 걸리게 되므로 트랜지스터(Q9,Q6)는 "오프"가 되고 최종 출력(Output)은 "하이"가 된다. 따라서 트랜지스터(Q5)가 "온" 되고 이 전류에 의해서 트랜지스터(Q4)의 에미터 전압이 상승하여 트랜지스터(Q4)를 "오프"시키므로 입력에는 제 3 도와 같은 히스테리시스의 특성이 나타난다. 두 번째로 종래 회로 제 2 도에서 동작상태를 살펴보면 다음과 같다.
트랜지스터(Q1)의 베이스로 인가되는 입력전압이 트랜지스터(Q2)의 베이스로 인가되는 저항(R3), (R4)에 의한 기준전압(Vref)보다 높을때의 상기 트랜지스터(Q1)가 턴온됨에 따라 트랜지스터(Q1)의 콜렉터측은 로우가 되므로 트랜지스터(Q5)는 턴온된다.
상기 트랜지스터(Q5)가 턴온됨에 따라 트랜지스터(Q3), (Q4)가 턴온되어 상기 트랜지스터(Q4)의 콜렉터측 최종 출력(Output)은 로우가 되며, 트랜지스터(Q3)의 콜렉터측의 병렬로 연결된 저항(R5), (R6)에 의해 기준전압(Vref)은 낮추어진다.
따라서 입력에 "로우"가 들어올때는 이 낮아진 기준전압(VREF)보다 더 낮은 전압이 트랜지스터(Q1)의 베이스로 인가될 때 트랜지스터(Q1)가 "오프"되고 이에의해 트랜지스터(Q5)가 "오프"된다.
따라서 기준 전압(Vref)은 다시 원래의 상태로 올라가고, 이때 트랜지스터(Q1)를 "온"하기 위해서 높아진 기준전압(Vtrf)더 보다 높은 전압이 인가되어야 하므로 히스테리시스 특성을 갖는 비교기로 동작하게 된다.
그런데 상기 제 1 도의 종래 회로는 히스텐리시스가 "하이"에서 "로우"로 변환시에 제 3 도에 도시된 바와 같이 -2VT정도만 발생하고(노이즈에 약함) 제 2 도에 종래 회로는 전압(Vlltage)으로 히스테리시스를 발생시키는 트랜지스터를 구동하므로 스윙(Swihg) 폭이 커져 속도가 느리게 되는 단점이 있었다.
본 고안은 이러한 단점을 해결하기 위해 안출된 것으로 첨부도면을 참조하여 상세히 설명하면 다음과 같다.
제 4 도는 본 고안에 따른 히스테리시스 특성을 갖는 커런트 모드 비교기의 회로 구성도로서, 입력전압(Vin)과 기준전압(Vref)을 입력받아 상기 두 전압차에 의해 동작하는 입력단 차동앰프(A)와, 상기 입력단차동앰프(A)를 액티브로드되게 하는 액티브로부(B)와, 전압(VB) 및 출력전압(Vo)의 전압차에 의해 히스테리시스를 갖도록 동작하는 차동앰프(C)와, 상기 입력단 차동앰프(A)의 출력에 따라 최종출력하는 출력부(D)로 구성한다.
이와 같이 구성된 본 발명의 작용, 효과를 상세히 설명하면 다음과 같다.
트랜지스터(Q1)의 베이스로 인가되는 기준전압(Vref)보다 트랜지스터(Q2)의 베이스로 인가되는 입력전압(Vin)이 더 높으면 트랜지스터(Q1)는 "온"되고 트랜지스터(Q2)는 "오프"(PNP형 트랜지스터이므로)되고 이에 의해 트랜지스터(Q3, Q4)는 "온"된다. 따라서 트랜지스터(Q4)의 콜렉터단은 전위 "로우"(-IO)가 되어 트랜지스터(Q7)가 "오프"되므로 트랜지스터(Q7)의 콜렉터단이 "하이"가 되어 출력(Vo)은 "하이"가 된다.
이때 출력(Vo)이 "하이"되므로 PNP형 트랜지스터(Q5, Q6)로 구성된 차동앰프(C)의 트랜지스터(Q6)가 "오프"되고 트랜지스터(Q5)는 "온"되므로(여기서 트랜지스터(Q5)의 베이스 바이어스 전압은 적당히 선택되어 있는 상태)전류(I2)가 트랜지스터(Q5)의 콜렉터를 거쳐 트랜지스터(Q3)에 공급되므로 트랜지스터(Q3)에는 트랜지스터(Q1)을 통해 인가되는 전류(I1)과 트랜지스터(Q5)를 통해 인가되는 전류(I1)와 트랜지스터(Q5)를 통해 인가되는 전류(I2)가 합해진 전류 즉 "I1+I2"의 전류가 흘러들어 가게되어 트랜지스터(Q7)를 더욱 깊이 "오프"시킨다.
한편 반대로 입력전압(Vin)이 기준전압(Vref)보다 낮으면 트랜지스터(Q1)가 "오프"되고 트랜지스터(Q2)는 "온"되어 커런트미러(B)의 트랜지스터(Q3, Q4)가 "오프"하게 되므로 트랜지스터(Q7)의 베이스에는 트랜지스터(Q2)를 통해 인가되는 전류(I1)가 인가되어 트랜지스터(Q7)가 "온"되고 이에의해 출력(Io)은 "로우"가 된다.
이때 출력(Vo)이 "로우"이므로 트랜지스터(Q6)가 "온"되고 트랜지스터(Q5)는 "오프"되는 전류(I2)가 트랜지스터(Q6)의 콜렉터를 통해 트랜지스터(Q7)의 베이스로 인가된다.
따라서 트랜지스터(Q7)의 베이스에는 트랜지스터(Q2)를 통해 인가되는 전류(I1)와 트랜지스터(Q6)를 통해 인가되는 전류(I2)가 합해진 전류 즉 "Io=I1+I2"의 전류가 흐르게 되므로 트랜지스터(Q7)를 더울 "온"시켜 출력(Vo)을 더욱 낮추게 된다.
이를 도면으로 표시하면 제 6 도와 같은 파형이 나오게 되는 이유는 트랜지스터(Q1, Q2)가 "온"에서 "오프" 또는 "오프"에서 "온"으로 변환되는 시간동안 I2전류에 의해 출력(Vo)이 홀딩되기 때문이다.
제 5 도는 본 고안에 다른 다른 실시예로서 그 구성을 보면 기준전압(Vref)은 트랜지스터(Q1)의 베이스로 인가되고 입력전압(Vin)은 트랜지스터(Q2)의 베이스로 인가되며 트랜지스터(Q1, Q2)의 에미터는 접속되어 전류원(I1)을 통해 접지되고 트랜지스터(Q1)의 콜렉터는 트랜지스터(Q5)의 콜렉터와 연결되는 동시에 저항(R1)을 거쳐 전원(Vcc)과 연결되고 트랜지스터(Q2)의 콜렉터는 트랜지스터(Q7)의 베이스와 트랜지스터(Q6)의 콜렉터에 공통 연결되는 동시에 저항(R2)을 통해 전원(Vcc)과 연결되고 트랜지스터(Q5)의 베이스는 바이어스전원(VB)을 통해 접지되고 트랜지스터(Q5, Q6)의 에미터는 전류원(I2)을 통해 접지되고 트랜지스터(Q6)의 베이스는 트랜지스터(Q7)의 콜렉터와 접속되어 출력단(Vo)과 연결된 동시에 저항(R4)을 통해 접지되고 트랜지스터(Q7)의 에미터는 저항(R3)을 통해 전원(Vcc)과 연결되는 구성이다.
여기서, NPN트랜지스터(Q1, Q2)의 구성은 입력단 차동앰프(A)이고 저항(R1, R2)로 구성된 회로(B)는 차동앰프(A)를 전원단자를 연결하여 차동앰프(A)가 액티브로드되게 하는 액티브로드부이고, NPN형 트랜지스터(Q5, Q6)로 구성된 회로(C)는 각 콜레터단이 저항(R1, R2)에 연결되고 히스테리시스를 갖도록 하는 차동앰프이고 저항(R3, R4) PNP트랜지스터(Q7)로 구성된 회로(D)는 출력단이다.
상기 구성회로의 동작상태를 설명하면 입력(Vin)이 기준전압(Vref)보다 높으면 트랜지스터(Q2)가 "온"되므로 트랜지스터(Q2)의 콜렉터 전위가 "로우"이므로 트랜지스터(Q7)의 베이스에 "로우"의 전위가 인가되어 트랜지스터(Q7)가 "온"된다.
따라서 출력(Vo)이 "하이"가 되고, 출력(Vo)이 "하이"이면 트랜지스터(Q6)가 "온"되므로 트랜지스터(Q6)를 통해 I2에 해당하는 전류를 저항(R2)로부터 더 빼주게 되어 트랜지스터(Q7)의 베이스 전위를 더욱 낮아지게 하고 따라서 출력(Vo)가 더욱 높아지게 된다.
입력이 기준전압보다 낮을 때는 트랜지스터(Q2)가 "오프"하므로 트랜지스터(Q7)의 베이스에는 "하이"의 전위가 걸리게 되어 트랜지스터(Q7)가 "오프"하게 되고 이에 의해 출력(Vo)은 "로우"가 된다.
출력(Vo)이 "로우"가 되면 트랜지스터(Q6)이 "오프"이므로 트랜지스터(Q7)의 베이스에는 저항(R2)을 통해 인가되는 전류가 그대로 인가되어 출력은 더욱 낮아지게 된다(이는 트랜지스터(Q1)와 트랜지스터(Q2)가 "온"에서 "오프" 또는 "오프"에서 "온"으로 변환되는 시간동안 출력(Vo)을 "하이"또는 "로우"상태로 홀딩함을 의미한다).
따라서 본 고안은 간단하게 구성하여 커런트 모드로 동작시키므로 스피드가 향상되고 정확한 출력(Vo)을 예측할 수 있으며 히스테리시스 레인즈(Range)가 4VT로 높아지는 효과가 있다.

Claims (3)

  1. 입력전압(Vin)과 기준전압(Vref)을 입력받아 두 전압차 의해 동작하는 입력단 차동앰프(A)와, 상기 입력단 차동앰프(A)를 액티브 로드되게 하는 액티브로드부(B)와, 상기 액티브로드부(B)의 출력전압과 입력전압(VB)의 전압차에 의해 히스테리시스 특성을 갖도록 하는 차동앰프(C)와, 상기 입력단 차동앰프(A)의 출력제어에 따라 최종 출력(Vo)을 출력하도록 하는 출력부(D)를 포함하여 구성된 것을 특징으로 하는 히스테리시스를 갖는 커런트 모드 비교기.
  2. 제 1 항에 있어서, 입력단 차동앰프(A)는 기준전압(Vref)을 베이스로 입력받는 PNP형 트랜지스터(Q2)와 입력전압(Vin)을 베이스로 입력받은 PNP형 트랜지스터(Q2)로 구성되고, 액티브로드부(B)는 트랜지스터(Q3, Q4)와 저항(R1, R2)의 커런트미러로 구성되며, 차동앰프(C)는 바이어스전압(VB)를 베이스로 인가받는 PNP형 트랜지스터(Q5)와 출력(Vo)을 베이스로 인가받는 PNP트랜지스터(Q6)로 구성되고, 출력부(D)는 콜렉터단이 출력으로 연결되고 베이스로는 트랜지스터(Q2, Q6)의 콜렉터 출력이 인가되는 NPN트랜지스터(Q7)와 저항(R3, R4)으로 구성된 것을 특징으로 하는 히스테리시스를 갖는 커런트 모드 비교기.
  3. 제 1 항에 있어서, 차동앰프(A)는 기준전압(Vref)을 베이스로 입력받는 NPN트랜지스터(Q1)와 입력전압(Vin)을 베이스로 입력받는 NPN트랜지스터(Q2)로 구성되고, 액티브로드부(B)는 트랜지스터(Q1, Q2)를 전원단으로 연결하는 저항(R1, R2)으로 구성되며, 차동앰프(C)는 바이어스 전압(VB)을 베이스로 인가받는 NPN트랜지스터(Q6)로 구성되고, 출력부(D)는 콜렉터단이 출력으로 연결되고 베이스단에는 트랜지스터(Q2, Q6)의 콜렉터 출력이 인가되는 PNP트랜지스터(Q7)와 저항(R3, R4)으로 구성되는 것을 특징으로 하는 히스테리시스를 갖는 커런트 모드 비교기.
KR2019890019401U 1989-12-20 1989-12-20 히스테리시스를 갖는 커런트 모드 비교기 KR940002237Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019890019401U KR940002237Y1 (ko) 1989-12-20 1989-12-20 히스테리시스를 갖는 커런트 모드 비교기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019890019401U KR940002237Y1 (ko) 1989-12-20 1989-12-20 히스테리시스를 갖는 커런트 모드 비교기

Publications (2)

Publication Number Publication Date
KR910013238U KR910013238U (ko) 1991-07-30
KR940002237Y1 true KR940002237Y1 (ko) 1994-04-11

Family

ID=19293549

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019890019401U KR940002237Y1 (ko) 1989-12-20 1989-12-20 히스테리시스를 갖는 커런트 모드 비교기

Country Status (1)

Country Link
KR (1) KR940002237Y1 (ko)

Also Published As

Publication number Publication date
KR910013238U (ko) 1991-07-30

Similar Documents

Publication Publication Date Title
US5801553A (en) Comparator with built-in hysteresis
US4808907A (en) Current regulator and method
EP0623997B1 (en) Hysteresis comparator working with a low voltage supply
JP4014383B2 (ja) 高精度差動型スイッチト電流源
US4982119A (en) Comparator with latch circuit
JPH0865134A (ja) バッファ回路
US4717839A (en) Transistor comparator circuit having split collector feedback hysteresis
JPH02892B2 (ko)
US4937515A (en) Low supply voltage current mirror circuit
US4883975A (en) Schmitt trigger circuit
JPS61169020A (ja) Ｔｔｌ型ゲート用可変スピードアツプ回路
KR940002237Y1 (ko) 히스테리시스를 갖는 커런트 모드 비교기
KR930007294B1 (ko) 달링턴 트랜지스터 장치
US4737696A (en) Actuator drive circuit
JP2911494B2 (ja) 加速切換入力回路
JP2518393B2 (ja) 出力切り換え機能を有する電圧・電流変換回路
JPH0479171B2 (ko)
JPH077337A (ja) 両極性電圧／電流変換回路
US6559706B2 (en) Mixer circuitry
US4764688A (en) Output current darlington transistor driver circuit
US5063310A (en) Transistor write current switching circuit for magnetic recording
KR100394301B1 (ko) Btl증폭회로
JP2573393B2 (ja) コンパレータ回路
JP2623954B2 (ja) 利得可変増幅器
KR940000251Y1 (ko) 3진 인버터 회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20030318

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee