KR940001838Y1 - 온/오프 라인 인터페이스 제어회로 - Google Patents

온/오프 라인 인터페이스 제어회로 Download PDF

Info

Publication number
KR940001838Y1
KR940001838Y1 KR2019910011642U KR910011642U KR940001838Y1 KR 940001838 Y1 KR940001838 Y1 KR 940001838Y1 KR 2019910011642 U KR2019910011642 U KR 2019910011642U KR 910011642 U KR910011642 U KR 910011642U KR 940001838 Y1 KR940001838 Y1 KR 940001838Y1
Authority
KR
South Korea
Prior art keywords
signal
busy
host
data
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR2019910011642U
Other languages
English (en)
Other versions
KR930003271U (ko
Inventor
유상철
Original Assignee
주식회사 금성사
이헌조
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 금성사, 이헌조 filed Critical 주식회사 금성사
Priority to KR2019910011642U priority Critical patent/KR940001838Y1/ko
Publication of KR930003271U publication Critical patent/KR930003271U/ko
Application granted granted Critical
Publication of KR940001838Y1 publication Critical patent/KR940001838Y1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10—Program control for peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Communication Control (AREA)

Abstract

내용 없음.

Description

온/오프 라인 인터페이스 제어회로
제1도는 종래 개인용 컴퓨터와 레이저빔 프린터간의 인터페이스회로도.
제2도 a 내지 d는 제1도에 따른 데이타 인터페이스 타이밍도.
제3도는 제1도에 따른 데이타 인터페이스 제어흐름도.
제4도는 본 고안에 따른 온/오프 라인 인터페이스회로도.
* 도면의 주요부분에 대한 부호의 설명
1 : 타켓LBP 2 : 데이타버퍼
3 : 호스트PC 11 : 프론트판넬
12 : 직렬-병렬변환기 13 : 버퍼
14 : 비지신호제어부 NOT1-NOT5: 낫게이트
F/F1: 플립플롭 OR1, OR2: 오아게이트
본 고안은 레이저빔 프린터(LBP)와 개인용 컴퓨터(PC)간의 데이타 전달에 있어서, 특히 센트로닉스(Centronice)를 콘트롤할때 기존에 소프트웨어적으로 오프/온 라인을 콘트롤 하던 것을 하드웨어적으로 조정함으로 콘트롤 시간을 단축시키도록 한 온/오프라인 인터페이스 제어회로에 관한 것이다.
일반적으로, 호스트와 레이저빔 프린터간에 오프/온 라인을 콘트롤 하는 것은 레이저빔 프린터의 내부적인 원인에 의해서 발생하는 경우와 사용자의 요구에 의해 발생되는 경우가 있다. 레이저빔 프린터의 내부적인 원인에 의해서 발생되는 오프 라인은 레이저빔 프린터에서 구동하는 소프트웨어가 체크할 수 있을 뿐아니라 데이타 입력시 매번 체크하지 않아도 문제가 발생하지 않는다.
그러나 외부적인 원인 즉, 프론트 판넬이나 기타의 방법으로 사용자에 의해 온/오프 라인을 만드는 경우 매 바이트의 데이타 입력시마다 현재의 라인 상태를 체킹해야 한다.
이로인해 처리시간의 증가 및 데이타 분실등의 단점이 발생된다.
제1도는 종래의 개인용 컴퓨터와 레이저빔 프린터간의 인터페이스회로도로서, 이에 도시된 바와같이 호스트 PC(3)와 타켓LBP(1)사이에 데이타버퍼(2)를 통해 데이타 송/수신을 하고, 상기 호스트 PC(3)의 스트로브신호를 슈미트트리거낫(NOT)게이트(NOT1)를 통해 상기 버퍼(2)의 인에이블(EN)신호로 인가함과 아울러 낫게이트(NOT2)를 다시 통해서는 상기 타켓LBP(1)의 인터럽트신호로 인가시키고, 상기 타켓LBP(1)의 리세트신호를 클럭(CK)신호로 인가받고 버스비지신호를 낫케이트(NOT3)를 통해서 클리어신호(CLR)로 인가받으며 상기 인터럽트신호인 낫게이트(NOT2)의 출력을 프리세트신호로 인가받는 플립플롭(F/F1)의 출력(Q)을 낫케이트(NOT4)를 통해서 상기 호스트PC(3)에 버스비지신호(BUSY)로 인가시키며, 인지신호(CACK)를 낫게이트(NOT5)를 통해서 호스트PC(3)의 인지신호로 인가시키도록 구성된다.
이와같이 구성되는 종래의 레이저빔 프린터(LBP)와 개인용 컴퓨터(PC)간의 인터페이스회로는 제2도 a 내지 d의 제1도에 따른 타이밍도 및 제3도의 제1도에 따른 인터페이스 제어흐름도에 도시된 바와같이 먼저 호스트PC(3)에서 비지신호(BUSY)를 체크하여 사용중이 아닌 프리상태(BUSY="LOW")이면, 제2도 a와 같이 전송 하기를 원하는 데이타를 버퍼(2)에 쓰고, 제2도 b와 같은 타이밍으로 데이타를 전송하였다는 데이타 스트로브신호를 저전위 펄스신호로 출력한다.
따라서 그 스트로브신호는 낫게이트(NOT1)를 통하여 상기 버퍼(2)의 액티브인에이블(EN)신호로 인가됨과 아울러 낫게이트(NOT2)를 통해 다시 반전되어 타켓LBP(1)에 인터럽트를 걸게 된다.
타켓LBP(1)는 인터럽트가 걸리게 되면 소프트웨어에 의해 인터럽트 모드수행으로 버퍼(2)로부터 데이타(Dø-D7)를 읽어들이고, 데이타를 다 읽은 후 정상상태일때 타켓LBP(1)가 인지신호(CACK)를 고전위 액티브신호로 발생시켜 낫게이트(NOT5)를 통해 반전시키므로 호스트PC(3)측에 데이타를 정상적으로 수신하였음을 알리는 인지신호를 고전위 액티브신호 발생시켜 낫게이트(NOT5)를 통해 반전시키므로 호스트PC(3)측에 데이타를 정상적으로 수신하였음을 알리는 인지신호를 저전위 신호로 액티브시킨다. 여기서, 타켓LBP(1)는 인터럽트가 걸린 이후부터 버스비지신호를 액티브시켜 낫게이트(NOT3)를 통해 플립플롭(F/F1)을 클리어 시키므로, 그 플립플롭(F/F1)의 출력(Q)이 저전위 신호가 되어 낫게이트(NOT4)를 통해 호스트PC(3)측에 고전위 액티브신호로 비지신호(BUSY)를 출력하고, 이후 데이타를 정상적으로 수신하여 인지신호(CACK)를 액티브시킨 뒤에 비지신호를 고전위 인액티브신호로 발생시켜 플립플롭(F/F1)을 클리어 해제시키고, 리세트신호에 의해 그 플립플롭(F/F1)의 출력(Q)을 고전위 신호가 되게 되므로, 낫게이트(NOT4)를 통해 저전위 신호로 반전되어 호스트PC(3)는 비지신호(BUSY)가 인액티브임을 인지하고 다음 동작을 수행할 수 있게 된다.
한편, 타켓LBP(1)는 데이타를 1바이트 수신 후 온/오프 라인을 체크하는데, 사용자가 오프 라인을 원하거나(일반적으로 프론트 판넬에서 키를 동작시켜 오프라인을 제어함) 프로그램적으로 오프라인이 되어야 하는 경우에, 리세트신호를 인액티브상태로 유지시켜 플립플롭(F/F1)에 클릭(CK)이 인가되지 않게 함으로써, 그 플립플롭(F/F1)의 출력(Q)이 클리어상태의 출력을 유지시켜 호스트PC(3)의 비지신호(BUSY)가 액티브 상태로 유지되게 함으로써, 호스트PC(3)가 다음 데이타를 내보내지 못하도록 한다. 여기서, 각 신호들은 낫게이트(NOT1-NOT5)를 통해 인터페이스하여 전송라인을 통한 원거리 전송이 가능하도록 버퍼링해준다.
그러나, 이와같은 종래의 인터페이스장치에서는 인터럽트 루틴내에서 매 바이트(Byte)데이타마다 온라인 인지 오프라인 인지를 매번 체크해야 하는데, 이러한 체킹은 인터럽트 루틴을 기계하여서 이에따른 데이타 분신 혹은 매 바이트마다 온/오프 라인을 체킹함에 따른 시간 지연이 발생되고, 또 오프라인시 비지신호(BUSY)를 액티브상태로 유지시키면서 계속적으로 온/오프 라인을 체킹항 온 라인으로 돌아오는 즉시 비지신호(BUSY)를 인액티브 상태로 만들어 주어야 하므로 이중적인 부담이 생기게 된다.
본 고안은 이와같은 문제점을 해소시키고자, 프론트판넬의 키입력을 병렬데이타로 변환시키면서 온/오프 라인 키데이타(K7)를 기존의 비지신호(BUSY)와 오아링하고, 이를 다시 소프트웨어비지신호(SWBUSY)을 오아링하여 호스트PC의 비지신호로 인가되게 함으로써, 매 바이트 데이타마다 온-오프라인을 검색하지 않고 인터페이스 하도록 한 온/오프 라인 인터페이스 제어회로를 안출한 것으로, 이를 첨부한 도면을 참조해 상세히 설명하면 다음과 같다.
제4도는 본 고안에 따른 개인용 컴퓨터와 레이저빔 프린터간의 온/오프 라인 인터페이스 제어회로도로서, 이에 도시한 바와같이 호스트PC(3)와 타켓LBP(1)간에 버퍼(2)를 통해 데이타(Dø-D7)를 송/수신하게 하고, 상기 호스트PC(3)의 스트로브신호를 낫게이트(NOT1)를 낫게이트(NOT1)를 통해 상기 버퍼(2)의 인에이블신호(EN)로 인가함과 아울러 낫게이트(NOT2)를 다시통해 타켓LBP(1)에 인터럽트신호로 인가하며, 그 낫게이트(NOT2)의 출력을 프리세트신호로 인가받고 타켓LBP(1)의 리세트신호를 클럭신호(CK)로 인가받으며 비지신호를 낫게이트(NOT3)를 통해 클리어신호로 인가받는 플립플롭(F/F1)의 출력(Q)을 낫게이트(NOT4)를 통해 하드웨어 비지신호(HWBYSY)로 발생하고, 타켓LBP(1)의 데이타 수신인지신호(CACK)를 낫게이트(NOT5)를 통해 호스트PC(3)측에 인지시호로 인가시키도록 하는 인터페이스회로에 있어서, 프론트판넬(11)의 직렬키데이타(SD)를 병렬데이타(Kø-K7)로 변환시키는 직렬-병렬변환기(12)와, 그 직렬-병렬변환기(12)에서 출력되는 키데이타(Kø-K7)를 버퍼링하여 타켓LBP(1)에 입력시키는 버퍼(13)와, 그 버퍼(13)를 통한 키데이타(Kø-K7)중 온/오프 라인 제어 키데이타(K7)신호를 풀업시켜 상기 낫게이트(NOT4)의 출력인 하드웨어 비지신호(HWBUSY)와 오아게이트(OR1)를 통해 조합한 후 상기 타켓LBP(1)에서 발생되는 소프트웨어 비지신호(SWBUSY)를 오아게이트(OR2)를 통해 조합하여 상기 호스트PC(3)에 비지신호(BUSY)로 출력시켜 주는 비지신호제어부(14)로 구성된다.
이와같이 구성된 본 고안의 작용 및 효과를 상세히 설명하면 다음과 같다.
먼저, 호스트PC(3)에서 데이타(Dø-D7)를 송신하고자 할때 비지신호(BUSY)를 체크하여 해제상태인 저전위 신호이면 데이타를 버퍼(2)에 쓰고 스트로브신호를 액티브시켜 데이타 전송이 있음을 알리는 인터럽트를 걸게 한다. 이에따라 버퍼(2)가 인에이블되면서 타켓LBP(1)는 버퍼(2)를 통해 데이타를 읽어들이고, 인지신호(CACK)를 액티브신호로 발생시켜 호스트PC(3)에 데이타를 받았음을 알리는 호스트 인지신호를 액티브시켜주고, 다시 데이타를 받아들일 수 있는 상태가 되었음을 알리도록 비지신호를 액티브 해제시키고 리세트신호를 액티브시켜 플립플롭(F/F1)의 출력(Q)이 고전위 신호가 되게한다. 이에따라 낫게이트(NOT4)를 통해 인액티브 상태의 비지신호(BUSY)를 발생시켜 호스트PC(3)가 다음 데이타를 전송할 수 있도록 해준다.
이와같은 과정의 인터페이스 동작은 종래의 인터페이스회로에서와 마찬가지로 동작하게 되는데, 본 고안에 따라 프론트판넬(11)의 직렬키데이타(SD)를 직렬-병렬변환기(12)에서 병렬데이타(Kø-K7)로 변환시키고, 이를 버퍼(13)를 통해 버퍼링하여 타켓LBP(1)에 프론트판넬(11)의 키입력을 하게된다. 이때 온/오프 라인 제어키신호(K7)를 저항(R)을 통해 풀업시켜 비지신호제어부(14)의 오아게이트(OR1)에서 낫게이트(NOT4)에서 출력되는 하드웨어 비지신호와 오아링하게 되고, 이 오아게이트(OR1)의 출력과 소프트웨어 비지신호(SWBUSY)를 오아게이트(OR2)를 통해 다시 오아링하여 호스트PC(3)에 비지신호(BUSY)로 인가시키게 되므로, 사용자가 프론트판넬(11)의 온/오프 라인 제어키를 통해 오프라인을 시키면, 즉시 호스트PC(3)의 비지신호(BUSY)가 액티브 상태가 되어 호스트PC(3)가 데이타 전송을 하지 못하는 오프라인 상태가 된다.
그러므로, 타켓LBP(1)는 프론트판넬(11)의 온/오프 라인 키입력을 체킹하여 온/오프 라인 상태를 매 바이트마다 판별하게 되는 과정을 수행하지 않고, 인터럽트가 걸리면 즉시 비지신호를 액티브시키고 데이타를 받아들인 후 인지시호(CACK)를 액티브시키며, 온/오프 라인 확인없이 바로 비지신호를 인 액티브신호로 만들어 주어 호스트PC(3)가 다음 동작을 할 수 있게 한다. 만약, 정상적인 동작 수행중에 사용자에 의해 키입력으로 오프라인 제어되면 비지신호제어부(14)가 낫게이트(NOT4)의 출력인 하드웨어 비지신호(HWBYSY)와 타켓LBP(1)의 프로그램 수행중에 소프트웨어적으로 발생되는 소프트웨어 비지신호(SWBUSY)와 관계없이 호스트PC(3)에 비지신호(BUSY)를 액티브신호로 인가시키므로 타켓LBP(1)가 프론트 판넬(11)의 키입력을 스캔하여 오프라인제어시 비지신호(BUSY)를 액트비상태로 유지시키는 경우와 같은 작용을 하게 되지만 타켓LBP(1)는 매 바이트마다 온/오프 라인을 체크하지 않아도 되므로 처리시간이 빨라지고 프로그램부담도 줄어들게 된다. 여기서 소프트웨어적인 비지신호(SWBUSY)는 프로그램 진행상에 오프라인을 시켜야 하는 경우이므로 처리시간에는 전혀 영향을 주지 못한다.
이상에서 설명한 바와같이 본 고안은 타켓LBP와 호스트PC간에 인터페이스를 할때 타켓LBP에서 온/오프라인 체킹을 하지 않아도 되므로 전체적인 인터페이스 소도를 향상시킬 수 있고, 타켓LBP의 인터페이스 프로그램을 단순화시킬 수 있는 효과가 있다.

Claims (1)

  1. 호스트PC(3)와 타켓LBP(1)간에 버퍼(2)를 통해 데이타 송/수신하게 하고, 상기 호스트PC(3)의 스트로브신호를 낫게이트(NOT1), (NOT2)를 통해 상기 타켓LBP(1)에 인터럽트신호로 인가되게 함과 아울러 상기 버퍼(2)의 인에이블 제어를 하고, 상기 타켓LBP(1)의 비지신호(CBUSY) 및 리세트신호에 따라 플립플롭(F/F1) 및 낫게이트(NOT4)를 통해 호스트측과 비지신호(BUSY)를 발생하게 하는 인터페이스회로에 있어서, 프론트판넬(11)의 직렬키 신호를 병렬신호로 변환시키는 직렬-병렬변환기(12)와, 그 직렬-병렬변환기(12)의 출력을 유지시켜 상기 타켓LBP(1)에 키입력(Kø-K7)을 하는 버퍼(13)와, 그 버퍼(13)의 출력중 온/오프 라인 제어키신호(K7)를 상기 낫게이트(NOT4)를 통해 발생되는 하드웨어 비지신호(HWBUSY)와 오아링한 후 상기 타켓LBP(1)의 소프트웨어 비지신호(SWBUSY)와 다시 오아링하여 상기 타켓LBP(1)가 키스캔에 따른 온/오프라인 체킹없이 상기 호스트PC(3)에 비지신호(BUSY)로 인가시켜 주는 비지신호제어부(14)로 구성하여 된 것을 특징으로 하는 온/오프라인 인터페이스 제어회로.
KR2019910011642U 1991-07-24 1991-07-24 온/오프 라인 인터페이스 제어회로 Expired - Fee Related KR940001838Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019910011642U KR940001838Y1 (ko) 1991-07-24 1991-07-24 온/오프 라인 인터페이스 제어회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019910011642U KR940001838Y1 (ko) 1991-07-24 1991-07-24 온/오프 라인 인터페이스 제어회로

Publications (2)

Publication Number Publication Date
KR930003271U KR930003271U (ko) 1993-02-26
KR940001838Y1 true KR940001838Y1 (ko) 1994-03-25

Family

ID=19316996

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019910011642U Expired - Fee Related KR940001838Y1 (ko) 1991-07-24 1991-07-24 온/오프 라인 인터페이스 제어회로

Country Status (1)

Country Link
KR (1) KR940001838Y1 (ko)

Also Published As

Publication number Publication date
KR930003271U (ko) 1993-02-26

Similar Documents

Publication Publication Date Title
US4275440A (en) I/O Interrupt sequencing for real time and burst mode devices
US5068785A (en) Bus control for small computer system interface with transfer indication preceding final word transfer and buffer empty indication preceding receipt acknowledgement
KR960002543B1 (ko) 주변 장비 제어 장치
KR100701419B1 (ko) 호스트 시스템과 호스트 어댑터 사이에서 입출력 블록을자동적으로 전송하는 방법과 장치
US5812875A (en) Apparatus using a state device and a latching circuit to generate an acknowledgement signal in close proximity to the request signal for enhancing input/output controller operations
US20030058852A1 (en) Apparatus and method for just-in-time transfer of transmit commands to a network interface
KR100403404B1 (ko) 양방향병렬신호인터페이스
EP1516261B1 (en) Bus system, station for use in a bus system, and bus interface
KR100579203B1 (ko) 능률화된 ａｔａ 장치 초기화 방법 및 장치
KR940001838Y1 (ko) 온/오프 라인 인터페이스 제어회로
US4878173A (en) Controller burst multiplexor channel interface
US5146584A (en) Keyboard interface system allowing a synchronous keyboard to communicate with a host processor asynchronously by manipulating the keyboard clock's state
US7130940B2 (en) Interface apparatus and image forming apparatus
US5842044A (en) Input buffer device for a printer using an FIFO and data input method
JPH0511938A (ja) 高機能並列ポートインタフエース
JPH10207824A (ja) ダイレクトメモリアクセス伝送システムのタイミングモード選択装置
US20030033469A1 (en) Interrupt generation in a bus system
KR950002316B1 (ko) 1바이트 래치를 이용한 보드간 데이타 전송장치
KR20030044373A (ko) 기억 장치 직접 접근 인터페이스를 지원하는 범용 직렬버스 장치
KR890002142Y1 (ko) 화상처리 데이터 전송회로
KR100290092B1 (ko) 지연 응답신호 처리 입출력 버스 인터페이스 장치
KR0131860B1 (ko) 다중처리기 시스템의 콘솔 입출력 구동장치 및 그 방법
KR0126597Y1 (ko) 고속 시스템버스용 데이타 전송장치
KR890004812Y1 (ko) 컴퓨터와 프린터의 인터페이스 회로
KR950012514B1 (ko) 이중포트 지원 및 vme인터페이스를 위한 버퍼램제어기

Legal Events

Date Code Title Description
A201 Request for examination
UA0108 Application for utility model registration

Comment text: Application for Utility Model Registration

Patent event code: UA01011R08D

Patent event date: 19910724

UA0201 Request for examination

Patent event date: 19910724

Patent event code: UA02012R01D

Comment text: Request for Examination of Application

UG1501 Laying open of application
UG1604 Publication of application

Patent event code: UG16041S01I

Comment text: Decision on Publication of Application

Patent event date: 19940228

E701 Decision to grant or registration of patent right
UE0701 Decision of registration

Patent event date: 19940622

Comment text: Decision to Grant Registration

Patent event code: UE07011S01D

REGI Registration of establishment
UR0701 Registration of establishment

Patent event date: 19940719

Patent event code: UR07011E01D

Comment text: Registration of Establishment

UR1002 Payment of registration fee

Start annual number: 1

End annual number: 3

Payment date: 19940719

LAPS Lapse due to unpaid annual fee
UC1903 Unpaid annual fee