KR890002142Y1

KR890002142Y1 - 화상처리 데이터 전송회로

Info

Publication number: KR890002142Y1
Application number: KR2019860002836U
Authority: KR
Inventors: 이재룡
Original assignee: 삼성전자 주식회사; 정재은
Priority date: 1986-03-11
Filing date: 1986-03-11
Publication date: 1989-04-12
Also published as: KR870015282U

Abstract

내용 없음.

Description

화상처리 데이터 전송회로

제1도는 본 고안의 포함한 블럭도.

제2도는 제1도에 도시된 데이터 전송 제어기의 상세한 회로도.

제3a도 및 제3b도는 제1도에서 도시된 데이터 전송부의 상세한 회로도.

* 도면의 주요부분에 대한 부호의 설명

DSP : 디지탈신호 처리기 DT1, DT2 : 데이터 전송부

DTC : 데이터 전송 제어기 HC : 호스트 컴퓨터

N1-N10 : 반전게이트 B1-B7 : 버퍼

ND1, ND2 : 낸드게이트 A1-A7 : 앤드 게이트

OR : 오아게이트 F1-F6 : 플립플롭

TS1-TS48 : 3상태버퍼

본 고안은 화상처리 데이터 전송회로에 관한 것으로서, 특히 디지탈 신호 프로세서(Digital Signal Processor)를 이용한 화상 처리용 전처리프로세서(Processor)와 컴퓨터간의 데이터 전송회로에 관한 것이다.

일반적으로 화상 처리(Image Processing)과정에서 전처리(Preprocessing)를 하는 것은 화상의 목적물을 판별할 때 정확한 정보를 제공하는 데 있다.

종래에는 화상의 전처리과정을 컴퓨터의 소프트웨어(Soft Ware)에 의해서 처리되기 때문에 처리속도가 늦는 단점이 있어서, 디지탈 신호 프로세서(이하 DSP하고라칭함)를 이용하여 화상의 전처리를 수행 하는 것이 바람직하다.

따라서 본 고안의 목적은 DSP를 이용한 전처리 프로세서와 컴퓨터간에 데이터가 전송되도록 절환하여서 화상 신호를 빠르게 전처리하는 회로를 제공하는 데 있다.

이하 첨부된 도면에 의거하여 본 고안의 실시예를 상세히 설명하면 다음과 같다.

제1도는 본 고안을 포함하여 구성된 블럭도로서, DSP는 호스트 컴퓨터(HC)에 인가된 화상신호를 전송받아 전처리한 후 이를 다시 호스트 컴퓨터(HC)에 전송하는 회로이다.

데이터 전송부(DT1, DT2)는 화상신호를 DSP와 호스트 컴퓨터(이하 HC라 칭함)간에 전송되도록 하는 회로이고, 데이터 전송제어기(이하 DTC라 칭함)는 데이터 전송부(DT1,DT2)를 제어하여 데이터가 전송되는 방향을 결정하는 회로이며, HC는 일반적으로 터미널 시스템(Terminal System)을 갖는 호스트 컴퓨터이다.

싱기한 구성으로 이루어진 본 고안에 있어서, DTC의 상세한 회로는 제2도에 도시된 바와 같이 DSP의 입출력포트 어드레스(Port Address) 신호(PA0-PA2)가 반전게이트(N1-N3)를 각각 거쳐 낸드게이트(ND1)에 인가되고, 또 버퍼(B1-B3)를 각각 거쳐서 낸드게이트(ND2)에 인가된다.

그리고 "1"(하이신호)인 신호(S1)를 낸드게이트(ND1, ND2)의 입력단에 각각 인가하여서 낸드게이트(ND1)의 출력단 신호가 반전게이트(N4)(N5)와 버퍼(B5)를 각각 거쳐 앤드게이트(A1-A3)에 인가하도록 한다.

앤드게이트(A1-A3)의 다른 입력단에는 낸드게이트(ND2)의 출력단 신호가 버퍼(B4)와 반전게이트(N6) 및 버퍼(B6)를 각각 거쳐서 인가되도록 한다.

그리고 앤드게이트(A1)의 출력단 신호는 버퍼(B7)를 거쳐 출력하도록 하고, 앤드게이트(A2, A3)의 출력단 신호는 오아게이트(OR)를 거쳐 출력하도록 한다.

상기한 DTC의 출력단 신호(S1-S4)로 제어되는 데이터 전송부(DT1)(DT2)는 각각 제3a도와 제3b도에 도시된 상세한 회로도와 같이 구성되는데, 데이터 전송부(DT1)는 HC에서 DSP로 데이터(TD1-TD8)를 전송하고, 데이터 전송부(DT2)는 DSP에서 전처리된 화상신호의 데이터(TD1'-TD8')를 HC로 전송한다.

상기한 데이터 전송부(DT1)의 구성에 있어서, DTC의 낸드게이트(ND1, ND2)에 인가되는 신호(S1)를 반전게이트(N8)를 거쳐 플립플롭(F1-F8)의 클리어(Clear)단 (C)에 인가하고, 플립플롭(F1-F8)의 입력단(D)에 인가된 데이터(TD1-TD8)는 출력(Q)를 통하여 3상태 버퍼(TS1-TS8)에 인가된다.

따라서 DTC의 출력신호(S2)가 반전게이트(N7)를 거쳐 3상태 버퍼(TS1-TS8)에 인가되어 동기될 때, 3상태 버퍼(TS1-TS8)의 출력단 신호는 3상태 버퍼(TS-9-TS16)의 입력단에 인가된다.

그리고 DTC의 제어신호(S3)(S4)를 반전하여 인가하는 앤드게이트(A4)는 3상태 버퍼(TS9-TS16)의 인에이블단자와 연결하고, DTC의 제어신호(S3)와 반전시킨 제어신호(S4)를 인가하는 앤드게이트(A5)는 3상태 버퍼(TS17-TS24)의 인에이블단자에 연결한다.

데이터 전송부(DT2)의 구성은 제3b도에 도시된 바와 같이 3상태 버퍼(TS25-TS32)의 출력단 신호가 3상태 버퍼(TS33-TS48)의 입력단에 각각 연결되게 하고 그 이의의 구성은 데이터 전송부(DT1)의 구성과 동일하다.

다음은 상기한 구성을 갖는 본 고안의 회로동작에 관하여 설명한 것이다.

화상 신호를 전처리하기 위하여 HC로부터 출력된 스트로보(Strobe) 신호를 DSP의 입출력 포트(I/O)에 인가하면, DSP에서는 HC로부터 전송되는 데이터를 받을 준비를 하고 DTC를 동작시킨다.

항상 "1"인 제어신호(S1)와 DTC의 출력신호(S2-S4)가 데이터 전송부(DT1, DT2)에 인가될 때, 즉 아래 "표"에서 나타난 바와 같이 신호가 S1="1", S2=S3=S4="0"일 때는 데이터 전송부(DT1)의 3상태 버퍼(TS1-TS16)가 동기되고, 3상태 버퍼(TS17-TS24)는 비동기되어서 플립플롭(F1-F8)에 인가된 데이터(TD1-TD8)가 DSP로 전송된다.

그리고 DSP에서 화상처리된 데이터(TD1'-TD8')를 HC로 전송할 때는 상기한 "표1"에서 나타난 바와 같이 DTC의 제어신호가 S1=S3="1", S2=S4="0"가 되어 호스트 컴퓨터(HC)의 입력 래치단(Latch)에서 데이터 수신지령을 내리게 되며, 아울러 데이터 전송부(DT2)의 3상태 버퍼(TS25-TS40)가 동기되고, 3상태 버퍼(TS41-TS48)는 비동기되어서 플립플롭(F9-F16)에 인가된 데이터(TD1'-TD8')가 HC로 전송된다.

따라서 상술한 본 고안에 의하면 디지탈 신호 처리기와 호스트 컴퓨터 사이에 데이터전송을 전환하여 화상신호를 빠르게 처리할 수 있는 장점이 있다.

Claims

디지탈 신호 처리기(DSP)의 포트 어드레스 신호에 의해서 데이터 전송부(DT1, DT2)를 제어하여 데이터의 전송방향을 결정하는 데이터 전송 제어기(DTC)와, 상기한 데이터 전송 제어기(DTC)에 의해 호스트 컴퓨터(HC)의 출력데이터를 디지탈 신호처리기(DSP)로 전송하는 데이터 전송회로(DT1)와, 상기한 디지탈 신호 처리기(DSP)에서 전처리된 데이터를 호스트 컴퓨터(HC)로 전송하는 데이터 전송회로(DT2)를 포함하여 이루어진 것을 특징으로 하는 화상 처리 데이터 전송회로.