KR940000694B1 - 레이저 다이오드 및 그의 제조방법 - Google Patents

Abstract

내용 없음.

Description

레이저 다이오드 및 그의 제조방법

제1도는 종래의 레이저다이오드의 단면도.

제2도는 이 발명에 따른 레이저다이오드의 단면도.

제3 (a)∼(c)도는 제2도의 제조공정도.

제4도는 이 발명에 따른 다른 실시예의 레이저다이오드의 단면도이다.

* 도면의 주요부분에 대한 부호의 설명

21 : 화합물반도체기판 23 : 제1전류제한층

25 : 제1클래드층 27 : 활성층

29 : 제2클래드층 31 : 제2전류제한층

33 : 캡층 35 : N형 전극

36 : p형전극

이 발명은 레이저다이오드 및 그 제조방법에 관한 것으로, 특히 드레쉬홀드전류(Threshold Current)을 낮추고 광속형태(Beam shape)를 쉽게 제어할 수 있는 레이저다이오드 및 그 제조방법에 관한 것이다. 레이저다이오드(LASER Dide ; 이하 “LD”라 칭함)는 주입되는 전자와 정공이 반도체의 PN접합 부근에서 재결합(Recombination)하여 빛을 방출하는 것으로 반도체레이저라고도 한다.

일반적인 표시소자로 이용되는 발광다이오드(LED)는 발생되는 빛을 자연방출하는데 비해 LD는 빛을 유도방출한다. 따라서, LD에서 방출되는 빛은 간섭성과 방향성이 있다. 또한, LD는 고체 레이저 및 개스 레이저등과 같은 일반적인 레이저에 비해 소형이고 효율이 좋으며 빛의 직접변조등의 특성에 의해 광통신 및 광디스크메모리등의 정보처리 장치에 이용되고 있으며 광신호처리 및 광센서등 이용 분야가 확대되고 있다.

제1도는 종래의 단일줄무늬(Single Stripe) VSIS(Vchanneled-substrate Inner Stripe)형 LD의 수직단면도이다. 상기 단일줄무늬 VSIS형 LD의 구조를 설명한다.

P형 GaAs의 화합물 반도체 기판(1)상에 N형 GaAs의 전류제한층(3)이 형성되어 있다. 상기 화합물 반도체기판(1)과 전류제한층(3)이 메사에칭(Mesa etching)되어 V-채널(V-chsnnel)이 스트라이프(Stripe)형태로 형성되어 있다. 또한, 상기 전류제한층(3)의 상부에 P형 Aly Gal-yAs의 제1클래드층(5), p형 AlxGal-xAs의 활성층(7), N형 AlyGal-yAs의 제2클래드층(9) 및 N형 GaAs의 캡층(11)의 순차적으로 형성되어 있다. 상기에서 제1클래드층(5)은 상기 V-채널을 채우고 상기 화합물반도페기판(1)과 전기적으로 연결된다. 또한, 상기 캡층(11)의 상부에는 N형 전극(13)이, 화합물반도체 기판(1)의 하부에는 P형 전극(14)이 형성되어 있다.

상술한 구조의 단일줄무늬 VSIS형 LD형 P형 전극(14)가 N형 전극(13)의 사이에 전압을 인가하면 제1클래드층(5)을 통해 정공(hele)이, 제2클래드층(9)을 통해 전자가 활성층(7)으로 각각 주입되어 재결합하므로써 빛을 발생한다. 상기에서 전류제한층(3)에 의해 V-채널이 형성된 부분에서만 전류가 흐르도록 제한하므로 드레쉬홀드 전류를 25∼60mA 정도로 낮출 수 있으며, 이 V-채널이 전류를 좌우대칭되도록 제한하므로 광속 형태가 좌우 대칭된 모양을 갖는다. 또한, 상기 발생된 빛을 활성층(7)에 제한하기 위해서는 제1 및 제2클래드층(5),(9)보다 활성층(7)의 에너지밴드갭(Energy band gap)과 광굴절률이 크도록 화합물의 조성비를 갖는다. 즉, 조성비는 1≥y〉x≥0의 조건을 만족하여야 한다. 그리고, 상기 V-채널의 직교면들은 발생된 빛이 흡수되지 않고 반사 또는 방출하도록 거울면을 이룬다.

상술한 구조의 단일줄무의 VSIS형 LD의 제조방법을 간단히 설명한다.

화합물 반도체 기판(1)에 통상의 LPE(Liquid Phase Epitaxy) 방법에 의해 전류제한층(3)을 형성한 후, 이 전류제한층(3)의 소정 부분을 통상의 포토리소그래피 (Photolithography) 방법에 의해 V-채널을 스트라이프형태로 형성한다. 그 다음, 상술한 구조의 전표면에 제1클래드층(5), 활성층(7), 제2클래드층(9) 및 캡층(11)을 LPE방법에 의해 순차적으로 형성한다. 계속해서, 상기 캡층(11)의 상부에 N형전극(13)을, 화합물 반도체 기판(1)의 하부에 P형전극(14)을 각각 형성한다. 그러나, 상술한 종래의 단일줄무늬 VSIS형 LD는 전류통로를 한쪽에서만 제한하는 구조적인 한계에 의해 드레쉬홀드 전류를 더 낮출수 없으므로 동작시 높은 열을 발생시켜 소자동작에 영향을 주는 문제점이 있었다. 따라서, 이 발명의 제1목적은 낮은 드레쉬홀드 전류를 가지는 레이저다이오드를 제공함에 있다.

이 발명의 제2목적은 광속형태를 변화시킬 수 있는 레이저다이오드를 제공함에 있다. 또한, 이 발명의 제3목적은 상기와 같은 레이저아디오드의 제조방법을 제공함에 있다.

상기의 제1 및 제 2목적을 달성하기 위하여 이 발명은 제1도전형의 화합물반도체기판과, 상기 화합물반도체기판상에 형성되며 이 화합물 반도페체기판과 연결되는 V자 모양으로 신장하는 제1채널을 포함하는 제2도전형의 제1전류제한층과, 상기 제1전류 제한층의 상부에 형성되며 상기 제1채널을 통해 화합물반도체기판과, 연결되는 제1도전형의 제1클래드층과 상기 제1클래드층의 상부에 형성되는 제1 또는 제2도전형의 활성층과, 상기 활성층의 상부에 형성된 제2도전형의 제 2클래드층과 상기 제2클래드층의 상부에 형성 상기 제1채널과 수직축에서 어긋나며 동일한 방향으로 신장하는 제2채널을 포함하는 제1도전형의 제2전류제한층과, 상기 제2전류 제한층의 상부에 형성되며 상기 제2채널을 통해 제2클래드층과 연결되는 제2도전형의 캡층과, 상기 캡층의 상부와 화합물반도체기판의 하부에 각각 형성된 제2 및 제1도전형의 전극들을 구비함을 특징으로 한다. 또한, 상기 제3목적을 달성하기 위하여 이 발명은 제1도전형의 화합물 반도페체기판상에 제2도전형의 제1전류제한층을 형성하는 제1공정과, 상기 제1전류제한층의 소정부분에 상기 화합물 반도체 기판이 소정두께 제거되도록 제1채널을 형성하는 제2공정과, 상기 제1 전류제한층의 상부에 제1채널이 메꾸어지도록 제1도전형의 제1클래드층, 제1 또는 제2도전형의 활성층, 제2도전형의 제2클래드층 및 제1도전형의 제2전류제한층을 순차적으로 형성하는 제3공정과 : 상기 제2전류제한층의 소정부분에 제2클래드층을 노출시겨 제2채널을 형성하는 제4공정과 : 상기 제2전류제한층의 상부에 상기 제2채널이 메꾸어지도록 제2도전형의 캡층을 형성하는 제5공정과 : 상기 캡층의 상부와 화합물반도체 기판의 하부에 제2 및 제1전극들을 각각 형성하는 제6공정으로 이루어짐을 특징으로 한다.

이하, 첨부한 도면을 참조하여 이 발명을 상세히 설명한다.

제2도는 이 발명의 일실시예에 따른 2중줄무늬(Doublestripe)VSIS형 LD의 단면도이다.

상기 2중 줄무늬 VSIS형 LD구조를 설명한다.

P형 GaAs의 화합물 반도체 기판(21)상에 N형 GaAs의 제1전류 제한층(23)이 형성되어 있으며, 이 제1전류제한층(23)의 소정부분에 화합물 반도체기판(21)까지 소정두께로 메사식각되어 V자 모양을 가지는 제1채널이 스트라이프형태로 형성되어 있다. 상기 제1전류제한층(23)의 상부에 P형 AlyGal-yAs의 제1클래드층(25), P형 AlxGal-xAs의 활성층(27) 및 N형 AlyGal-yAs의 제2클래드층(29)이 순차적으로 형성되어 있다. 상기에서 제1클래드층(25)은 제1채널을 채우고 화합반도체 기판(21)과 전기적으로 연결된다. 또한, 활성층(27)은 제1 및 제2클래드층(25)(29)보다 에너지 밴드캡 및 광굴절률이 크도록 화합물의 조성비를 갖도록 한다. 즉, 1≥y〉x≥0의 조성비 조건을 만족시켜 발생되는 빛을 활성층(27)으로 제한한다. 또한, 상기 활성층(27)이 N형 GaAs으로도 형성될 수 있다. 그리고, 상기 제2클래드층(29)의 상부에 상기 제1채널과 수직을 이루는 부분이 제거되어 제2채널이 형성된 P형 GaAs의 제2전류제한층(31)이 형성되어 있다. 따라서, 상기 제2채널은 제1채널과 동일한 방향으로 형성되어 있다. 또한, 상술한 구조의 전표면에 N형 GaAs의 캡층(33)이 상기 제2채널을 채우고 제2클래드층(29)과 전기적으로 연결되도록 형성되어 있다. 상기 캡층(33)의 상부에는 Au/Ge/Ni로 이루어진 N형전극(35)이, 상기 화합물반도체층(21)의 하부에는 Au/Zn으로 이루어진 P형 전극(36)이 각각 오믹접촉되어 형성되어 있다. 상술한 2중 줄무늬 VSIS형 LD는 P형전극(36)과 N형전극(35) 사이에 전압을 인가하면 상기 제1 및 제 2전류제한층(23)(31)에 의해 전류가 제1 및 제2채널로만 흐르게되어 드레쉬홀드전류를 낮게한다. 또한, 상기 제1 및 제2채널의 위치가 전류의 방향에 일치하므로 좌우대칭된 광속을 얻을 수 있다. 그리고 실시예에서는 활성층(27)을 P형으로 형성한 것으로 하였으나 N형으로도 할 수 있다.

제3(a)∼(c)도는 제2도의 제조공정이다. 제3(a)도를 참조하면, P형 GaAs의 화합물반도체 기판(21)은 〈100〉의 방향성을 가지며 Ge 또는 Zn등의 P형 불순물 농도가 1E17∼E18이온/cm³정도이다. 상기 화합물 반도체 기판(21)의 상부에 통상의 LPE방법에 의해 0.5∼0.8㎛ 정도 두께의 N형 GaAs의 제1전류제한층(23)을 형성한다. 상기 제1전류제한층(23)은 Si 또는 Te등의 N형 불순물이 1E17∼1E18 이온/㎤ 정도의 농도로 도핑된다. 그 다음, 상기 제1전류제한층(23)의 소정부분에 통상의 포토리소그래피 방법에 의해 V자모양의 제1채널을 형성한다. 이때, 상기 제1채널은 스트라이프형태를 가지며 상기 화합물 반도체 기판(21)도 소정두께가 V자 모양으로 제거되어 형성된다.

제3(b)도를 참조하면, 전술한 구조의 전표면에 LPE방법에 의해 P형 AlyGal-As의 제1클래드층(25), P형 AlxGal-As의 활성층(27), N형 AlyGal-yAs의 제2클래드층(29) 및 P형 GaAs의 제2전류제한층(31)을 순차적으로 형성한다. 상기 제1클래드층(25)은 1μm 정도의 두께로 형성되는데 LPE 방법의 특성에 의해 상기 제1채널에서는 성장속도가 빠르게 되어 표면이 평평하게 된다. 또한, 상기 활성층(27)은 700∼1000Å 정도두께로 형성되며, 상기 제1클래드층(25)과 활성층(27)은 상기 P형 불순물이 1E17∼1E18이온/㎤ 정도로 도핑된다. 상기 제2클래드층(29)은 상기 N형 불순물이 1E17∼1E18이온/㎤ 정도로 도핑되고, 제2전류제한층(31)은 상기 P형 불순물이 1E17∼1E18이온/㎤ 정도로 도핑되어 각각 1μm와 0.5∼0.8μm 정도의 두께로 형성된다. 또한, 빛을 활성층(27)에 제한시키기 위하여 이 활성층(27)의 굴절률을 상기 제1 및 제2클래드층(25)(29)의 굴절률보다 크게 하여야 하므로 상기 조성비는 1≥y〉x≥0의 조건을 만족하여야 한다. 그 다음 상기 제1채널 상부의 제2전류제한층(31)을 통상의 포토리소그래피 방법에 의해 제거하여 제2채널을 형성한다.

제3(c) 도를 참조하면, 상술한 구조의 전표면에 LPE방법에 의해 N형 GaAs의 캡층(33)을 형성한다.

상기 캡층(33)은 2μm 정도 두께이며 상기 N형의 불순물이 1E17∼1E18이온/㎤ 정도로 도핑된다. 그 다음 상기 캡층(33)의 상부에 N형 전극(35)을, 상기 화합물 반도체 기판(21)의 하부표면에 P형전극(36)을, 각각 형성한다. 상기 N형전극(35)은 Au/Ge/Ni으로, P형전극(36)은 Au/zn으로 형성되며 오믹접촉을 이룬다.

제4도는 이 발명의 다른 실시예에 따른 2중줄무늬 VSIS형 LD의 단면도이다.

이 실시예에 의하면, 제2채널을 제1채널의 수직축에 대하여 어굿나게 형성함으로써 좌우비대칭인 광속을 얻을 수 있다. 즉, 상기 제1채널과 제2채널이 어긋나게 형성되므로 전류의 밀도가 다르며, 이 전밀도는 상기 제1채널과 제2채널사이에 거리가 짧을 수록 크고 길 수록 작으므로 좌우비대칭인 광속을 얻는다.

또한, 상기 제2채널의 폭을 제1채널의 폭보다 넓게 형성한다. 따라서 제1채널과 제2채널의 위치에 따라 광속의 모양을 변화시킬 수 있으므로 원하는 광속의 모양을 쉽게 얻을 수 있다.

상술한 바와같이 활성층을 사이에 두고 제1 및 제2채널을 가지는 제1 및 제2전류제한층에 의해 전류를 제한하므로 낮은 전류를 흘려주어도 활성층에서 빛을 발생하며, 또한 제2채널을 제1채널의 수직축에 어긋나게 형성하여 광속의 모양을 변화시킬 수 있다. 따라서 이 발명은 드레쉬홀드전류를 낮출 수 있고 광속의 모양을 다양하게 할 수 있는 잇점이 있다. 또한, 이 발명의 실시예를 GaAs 계열물질로 보였으나 이 발명의 사상과 틀림없이 InP계열물질등의 화합물반도체을 형성할 수 이다.

Claims (9)

1. 제1도전형의 화합물반도체기판과, 상기 화합물반도체기판상에 형성되며 이 화합물반도체기판과 연결되는 V자 모양으로 신장하는 제1채널을 포함하는 제2도전형의 제1전류제한층과, 상기 제1전류제한층의 상부에 형성되며 상기 제1채널을 통해 화합물 반도체기판과 연결되는 제1도전형의 제1클래드층과, 상기 제1클래드층의 상부에 형성되는 제1 또는 제2도전형의 활성층과, 상기 활성층의 상부에 형성된 제2도전형의 제2클래드층과, 상기 제2클래드층의 상부에 형성되며 상기 제1채널과 동일한 방향으로 신장하는 제2채널을 포함하는 제1도전형의 제2전류제한층과, 상기 제2전류제한층의 상부에 형성되며 상기 제2채널을 통해 제2클래드층과 연결되는 제2도전형의 캡층과, 상기 캡층의 상부와 화합물 반도체기판의 하부에 각각 형성된 제2 및 제1도전형의 전극들을 구비함을 특징으로 하는 레이저다이오드.
2. 제1항에 있어서, 상기 제2채널이 제1채널의 수직축과 일치되게 형성됨을 특징으로 하는 레이저다이오드.
3. 제1항에 있어서, 상기 제2채널이 제1채널의 수직축과 어긋나게 형성됨을 특징으로 하는 레이저다이오드.
4. 제3항에 있어서, 상기 제2채널의 폭이 제1채널의 폭보다 넓게 형성됨을 특징으로하는 레이저다이오드.
5. 제1도전형의 화합물반도체기판상에 제2도전형의 제1잔류제한층을 형성하는 제1공정과, 상기 제1전류제한층의 소정부분에 상기 화합물 반도체기판이 소정두께 제거되도록 제1채널을 형성하는 제2공정과 ; 상기 제1전류제한층의 상부에 제1채널이 메꾸어지도록 제1도전형의 제1클래드층, 제1 또는 제2도전형의 활성층, 제 2도전형의 제 2클래드층 및 제 1도전형의 제2전류제한층을 순차적으로 형성하는 제3공정과 , 상기 제2전류제한층의 소정부분에 제2클래드층을 노출시켜 제2채널을 형성하는 제4공정과 ; 상기 제2전류제한층의 상부에 상기 제2채널이 메꾸어지도록 제2도전형의 캡층을 형성하는 제5공정과 ; 상기 캡층의 상부와 화합물반도체 기판의 하부에 제2 및 제1전극들을 각각 형성하는 제6공정과; 과로 이루어짐을 특징으로하는 레이저다이오드의 제조방법.
6. 제5항에 있어서, 상기 층등을 LPE 방법으로 형성함을 특징으로하는 레이저 다이오드의 제조방법.
7. 제5항에 있어서, 제4공정은, 상기 제2채널을 제1채널의 수직축과 일치하도록 형성하는 것을 특징으로 하는 레이저다이오드의 제조방법.
8. 제5항에 있어서, 제4공정은, 상기 제2채널을 제1채널의 수직축과 어긋나도록 형성하는 것을 특징으로 하는 레이저다이오드의 제조방법.
9. 제8항에 있어서, 상기 제2채널을 제1채널보다 넓게 형성하는 것을 특징으로하는 레이저다이오드의 제조방법.

Images