KR100255694B1 - 반도체 레이져 다이오드 - Google Patents

반도체 레이져 다이오드 Download PDF

Info

Publication number
KR100255694B1
KR100255694B1 KR1019930017534A KR930017534A KR100255694B1 KR 100255694 B1 KR100255694 B1 KR 100255694B1 KR 1019930017534 A KR1019930017534 A KR 1019930017534A KR 930017534 A KR930017534 A KR 930017534A KR 100255694 B1 KR100255694 B1 KR 100255694B1
Authority
KR
South Korea
Prior art keywords
type
layer
ridge
laser diode
semiconductor laser
Prior art date
Application number
KR1019930017534A
Other languages
English (en)
Other versions
KR950007212A (ko
Inventor
김택
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019930017534A priority Critical patent/KR100255694B1/ko
Publication of KR950007212A publication Critical patent/KR950007212A/ko
Application granted granted Critical
Publication of KR100255694B1 publication Critical patent/KR100255694B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0421—Electrical excitation ; Circuits therefor characterised by the semiconducting contacting layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/227—Buried mesa structure ; Striped active layer
    • H01S5/2275—Buried mesa structure ; Striped active layer mesa created by etching

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Semiconductor Lasers (AREA)

Abstract

금속층과 반도체층간의 쇼트키 장벽(Schottky Barrier)을 이용하여 전류의 흐름을 제한함으로써 고출력을 얻을 수 있는 단파장 굴절률 도파형 반도체 레이져 다이오드가 개시되어 있다.
n형 GaAs 기판에, 그 상하에 p형 및 n형 In0.5(Ga0.3Al0.7)0.5P 크래드층이 마련되는 In0.5Ga0.5P 활성층이 마련되고, 상기 p형 In0.5(Ga0.3Al0.7)0.5P 크래드층의 일부분상에 p형 GaAs 캡층을 포함하는 릿지가 형성되고, 그리고 상기 릿지를 통해 상기 활성층에 전류를 공급하는 p형 금속층이 마련되는 반도체 레이져 다이오드에 있어서, 상기 릿지와 그 주위로 노출된 상기 p형 In0.5(Ga0.3Al0.7)0.5P 크래드층 상에 상기 p형 금속층이 형성되어 있고, 상기 릿지 주위의 상기 p형 In0.5(Ga0.3Al0.7)0.5P 크래드층과 상기 p형 금속층과의 접촉 계면에 쇼트키 장벽이 형성되어 있다.
상기 p형 크래드층과 p형 금속층간의 쇼트키 장벽으로 인하여 전류차단이 일어나, 상대적으로 고전류 주입에 의한 고출력화가 이루어 진다.

Description

반도체 레이져 다이오드
제1도는 종래의 이득 도파형 레이져 다이오드를 나타내는 개략적 단면도.
제2도는 본 발명에 의한 굴절률 도파형 레이져 다이오드를 나타내는 개략적 단면도.
제3도는 본 발명의 다른 실시예에 의한 굴절률 도파형 레이져 다이오드를 나타내는 개략적 단면도.
제4도는 본 발명의 레이져 다이오드에서 활성층의 측면방향으로의 유효굴절률 변화를 나타내는 그래프.
본 발명은 반도체 레이져 다이오드에 관한 것으로, 특히 금속층과 반도체층간의 쇼트키 장벽(Schottky Barrier)을 이용하여 전류의 흐름을 제한함으로써 고출력을 얻을 수 있는 단파장 굴절률 도파형 반도체 레이져 다이오드에 관한 것이다.
일반적으로 유도방출에 의한 빛의 증폭을 이용한 레이져는 가간섭성(可干涉性), 단광성(單光性), 지향성 및 고강도를 특징으로 하며, 헬륨-네온(He-Ne) 레이져나, 아르곤(Ar) 레이져와 같은 기체 레이져와 YAG레이져나 루비 레이져와 같은 고체 레이져로부터, 소형이며 고주파에서 바이어스 전류를 변조함으로써 변조가 용이한 반도체 레이져에 이르는 다양한 종류가 있다.
그 중에서도 특히 반도체 레이져는 상기와 같은 특성 때문에 컴팩트 디스크 플레이어(CDP)나 광학 메모리, 고속 레이져 프린터등의 정보처리기기 및 광통신용기기로서, 기존의 헬륨-네온등의 기체 레이져등을 대체하여 그 응용범위를 넓혀가고 있다.
일반적으로 반도체 레이져 소자는 P-N접합을 기본으로 하여 양자 전자(Quantum Electron)의 개념을 포함하는 반도체 소자로서, 반도체 물질로 구성된 박막, 즉 활성층에 전류를 주입하여 인위적으로 전자-정공 재결합을 유도함으로써 재결합에 따르는 감소 에너지에 해당하는 빛을 발진하게 하는 것이 그 원리이다.
최근 반도체 레이져의 성능은, 파장을 결정하는 재료의 개발과, 임계전류값, 광출력, 효율, 단일파장, 스펙트럼선폭 따위의 특성과 신뢰성을 결정하는 에피택셜(Epitaxial) 성장기술 및 미세가공 기술의 진보에 의하여 현저한 발전을 거듭하고 있다.
특히, 에피택셜 성장기술에서는 종래의 액상성장법(Liquid Phase Epitaxy Method ; LPE법)을 대신하여 유기금속 기상성장법(Metal Organic Chemical Vapor Deposition ; MOCVD) 및 MBE(Molecular Beam Epitaxy)법 등에 의하여 원자층 수준의 제어가 가능하게 되었으며, 양자우물(Quantum Well)을 활성층(active layer)으로 하는 ‘양자우물 레이져’가 실현되는 등의 임계전류값의 저감, 효율의 향상, 고출력화, 고속동작, 스펙트럼선폭의 협소화등 대폭적인 성능의 향상이 이루어 졌다.
한편, 반도체 레이져의 재료로서, AlGaInP 레이져는 상기 MOCVD법에 의해 최초로 실현된 것으로써, 실온 연속발진이 가능한 캐리어의 주입에 의한 반도체 레이져로서 가장 짧은 0.6㎛대(帶)의 파장을 지닌 적색 가시광 레이져이다. 계측 따위에 널리 사용되는 헬륨-네온 레이져를 대체하는 것으로서, 현재 실용화되어 지고 있는 것은 활성층이 GaAs 기판과 격자정합을 이루는 InGaP이다.
통상 InGaP / InGaAlP 계의 단파장 레이져 다이오드의 제작에 있어서는 2차 혹은 3차의 결정성장 과정을 거치는데, 이때 구현되는 소자는 재결정성장(regrowth) 시 알루미늄의 산화에 의한 소자의 신뢰도가 저하된다. 또한 상기 MOCVD법에 의하여 일정한 패턴 형태로 식각된 기판 위에 선택적 결정성장(selective growth)을 하기 위해서는 고도의 기술이 필요하기 때문에 상기의 이유로 1차의 결정성장에 의해 소자의 제작이 완료되는 구조가 요구되어 왔다.
제1도는 1차 결정성장에 의해 각 층들을 성장시킨 종래의 이득도파형 (Gain Guide) 레이져 다이오드를 나타내는 단면도이다.
제1도를 참조하면, n-GaAs기판(1) 상에 n-GaAs 버퍼층(2)이 형성되고, 그 위에 n-In0.5(Ga0.3Al0.7)0.5P 크래드층(3)이 형성되고, 그 위로 In0.5Ga0.5P 활성층(4)이 형성되고, 상기 활성층(4) 위로 p-In0.5(Ga0.3Al0.7)0.5P 크래드층(5)이 형성되고, 그 위로 p-In0.5Ga0.5P 통전용이층(6)이 형성된다.
상기 통전용이층(6)은 후속되는 p-GaAs 캡(cap)층 (7)과 p-In0.5(Ga0.3Al0.7)0.5P 크래드층(5)간의 에너지 밴드갭 차이가 커서 가전자대의 정공의 흐름이 어려워져 고저항의 에너지 장벽이 발생하게 되기 때문에 이를 완화하기 위하여 삽입하는 것이다.
상기 통전용이층(6) 위로는 오믹콘택(ohmic contact)을 위한 p-GaAs 캡(cap)층이 형성되고, 그 일부가 스트라이프상으로 남도록 식각되어 있다. 이어서 상기 잔존하는 p-GaAs 캡(cap)층과 노출된 p-In0.5Ga0.5P 통전용이층(6)상으로 p-메탈층(8)이 전면에 증착, 형성되어 있다.
일반적으로 III-V 족 화합물을 이용한 소자는 실리콘(Si)과 같이 양질의 자연 산화막(SiO2)을 형성할 수 없기 때문에 전류차단층을 만들기 위해서는 SiO2산화물이나 별도의 절연체를 증착하게 되나, 상기 제1도의 소자에서는 측면방향(Lateral Direction)으로의 전류의 제한은 상기 스트라이프상의 리지(ridge)인 p-GaAs 캡층(7) 이외의 영역에서 상기 p-메탈층(8)과 p-In0.5Ga0.5P 통전용이층(6) 간의 계면에서 발생하는 쇼트키장벽(Schottky Barrier)에 의해 수행됨으로 그 공정이 매우 간단해진다.
그러나 상기 종래의 이득도파형 레이져 다이오드는 광 모우드의 조절이 불가능하며, 비점수차(Astigmatism)가 50㎛ 수준으로 매우 크게 되어 정보처리기기 등에 적용 시 광학계를 복잡하게 하는 문제가 있다.
또한 상기 p-In0.5(Ga0.3Al0.7)0.5P 크래드층(5)은 그 높이가 1-1.5㎛로서 이곳에서 전류의 퍼짐(spreading)이 발생하여 구동전류값을 높이고 고출력 동작을 불가능하게 한다.
본 발명은 상기 종래기술의 문제점을 해결하기 위한 것으로서, 전류차단 효과를 증진시켜 고출력 동작이 가능토록 한 반도체 레이져 다이오드를 제공하는 데 그 목적이 있다.
또한 본 발명의 다른 목적은, 크래드층에서의 전류의 퍼짐을 억제하고 활성층에서 측면방향으로의 유효 굴절율 차이를 발생케하는 굴절률 도파형 반도체 레이져 다이오드를 제공하는 데 있다.
상기 목적을 달성하기 위하여 본발명에 따른 레이져 다이오드는, n형 GaAs 기판에, 그 상하에 p형 및 n형 In Ga Al P 크래드층이 마련되는 In Ga P활성층이 마련되고, 상기 p형 InGa Al P 크래드층의 일부분상에 p형 GaAs 캡층을 포함하는 릿지가 형성되고, 그리고 상기 릿지를 통해 상기 활성층에 전류를 공급하는 p형 금속층이 마련되는 반도체 레이져 다이오드에 있어서, 상기 릿지와 그 주위로 노출된 상기 p형 InGa Al P 크래드층 상에 상기 p형 금속층이 형성되어 있고, 상기 릿지 주위의 상기 p형 In Ga Al P 크래드층과 상기 p형 금속층과의 접촉 계면에 쇼트키 장벽이 형성되어 있는 점에 그 특징이 있다.
상기 본 발명에 의한 반도체 레이져 다이오드의 구체적인 유형에 있어서, 상기 릿지(ridge)는, 상기 p형 In Ga Al P 크래드층과 상기 p형 GaAs 캡층 사이에 통전 용이 층으로서 p형 In Ga P이 삽입되도록 구성함이 특성상 유리하다.
또한 상기 릿지는 상기 p형 In Ga Al P 크래드층의 일부가 과도 식각되어 예를 들어, 릿지 주위의 상기 p형 In Ga Al P 크래드층의 두께가 0.2㎛이나 그 이하가 되도록 그 릿지의 하부의 일부가 상기 p형 In Ga Al P 크래드층으로 이루어지도록 함이 바람직하다.
또한, 상기 목적을 달성하기 위하여 본 발명에 따른 다른 유형의 레이져 다이오드는, n형 GaAs 기판에, 그 상하에 p형 및 n형 In0.5(Ga0.3Al0.7)0.5P 크래드층이 마련되는 In0.5Ga0.5P 활성층이 마련되고, 상기 p형 In0.5(Ga0.3Al0.7)0.5P 크래드층의 일부분상에 p형 GaAs 캡층을 포함하는 릿지가 형성되고, 그리고 상기 릿지를 통해 상기 활성층에 전류를 공급하는 p형 금속층이 마련되는 반도체 레이져 다이오드에 있어서, 상기 릿지의 주위를 따라 상기 p형 In0.5(Ga0.3Al0.7)0.5P 크래드층 상에 산화막이 형성되어 있으며, 상기 릿지와 산화막의 전면에 p형 금속층이 형성되어 있는 점에 그 특징이 있다.
상기 반도체 레이져 다이오드에 있어서, 상기 릿지(ridge)는 상기 p형 In0.5(Ga0.3Al0.7)0.5P 크래드층과 상기 p형 GaAs 캡층 사이에 통전용이층으로서 p형 In0.5Ga0.5P이 삽입되도록 구성함이 활성층에 대한 전류 주입면에 있어서 유리하게 된다.
또한 상기 릿지는 상기 p형 In0.5(Ga0.3Al0.7)0.5P 크래드층의 일부가 과도식각되어 그 릿지의 하부의 일부가 상기 p형 In0.5(Ga0.3Al0.7)0.5P 크래드층으로 이루어짐이 바람직하다.
이하 첨부한 도면을 참조하여 본 발명을 상세히 설명하겠다.
본발명에 레이저 다이오드는 소위 쇼트키 장벽을 전류 차단 수단으로서 이용한다. 금속과 외인성 반도체에 의해 형성된 접합은 정류성이거나 또는 비정류성인데, 전자는 본발명에서 전류 차단을 위한 장벽으로 이용하고 있는 쇼트키 접합이고, 후자는 ‘오믹접촉’이다. 금속과 n형 반도체가 쇼트키 접합을 만들면, 접합을 통하여 금속층에서 반도체측으로 홀러드는 전자에 대한 장벽은 금속의 일함수와 반도체의 전자친화력의 차에 의해 결정된다.
한편 금속과 p형 반도체로 접합을 만들 경우에는 정공의 흐름이 중심이 되므로 쇼트키 장벽은 금속의 페르미 준위와 반도체측의 진공준위와 가전자대 상단의 에너지와의 차로 만들어 진다. 미드 룰(Mead′s Rule)에 의하면 p형 반도체의 경우, 쇼트키 장벽의 높이는 1/3Eg에 해당하므로 에너지 밴드 갭이 큰 반도체 일수록 쇼트키 장벽의 높이가 증가한다.
제2도는 본 발명의 일 실시예에 의한 반도체 레이져 다이오드의 단면도를 나타낸다. 제1도와 동일한 참조번호는 같은 요소를 나타낸다.
제2도를 참조하면, n형 GaAs기판(1)상에 n-형 GaAs 버퍼층(2)이 형성되어 있고, 상기 버퍼층(2)상으로는 그 상하가 크래드층(3)(5)이 마련된 활성층(4)이 형성되어 있다. 상기 활성층(4)은 In0.5Ga0.5P의 3원 혼정계의 화합물로 되어 있으며, 상기 활성층(4)의 하부에는 n-형 In0.5(Ga0.3Al0.7)0.5P 크래드층(3)이, 상기 활성층(4)의 상부에는 p-형 In0.5(Ga0.3Al0.7)0.5P 크래드층(5)이 형성된다.
상기 p형 크래드층(5) 상으로는 통전용이층으로써, p-형 In0.5Ga0.5P(6)과 p- GaAs 캡층(7)이 순차로 적층된 후 식각공정에 의해 상기 p형 크래드층(5)의 일부가 과도 식각된 릿지가 형성된다. 상기 릿지는 오믹콘택 및 전류통로를 위한 것이다.
상기 릿지와 그 주위로 식각된 p형 크래드층(5) 상으로 p- 금속층(8)이 형성된다. 또한 n-GaAs기판(1)의 하부에는 n- 금속전극(9)이 형성된다.
본 발명에서는 전류통로를 릿지부분으로 제한하기 위하여 즉, 릿지 주위로 전류가 흐르는 것을 차단키 위해 금속층과 반도체층간의 계면에서 발생하는 쇼트키 장벽을 특징적 요소로서 이용하였다.
본 발명에서는 금속과 p- In0.5(Ga0.3Al0.7)0.5P 크래드층간의 쇼트키 장벽을 이용한 것으로서, 종래의 p-In0.5Ga0.5P층을 이용한 구조에서 보다도 전류의 차단효과가 더 높게 된다. 따라서 더 높은 전류를 주입할 수 있으며, 이로 인하여 고출력 동작이 가능하게 된다.
한편, 본 발명에서는 릿지 이외의 영역에서 p-크래드층(5)의 두께를 0.2㎛이나 그 이하가 되도록 식각하였다. 따라서 그 두께가 얇아짐에 따라 전류의 퍼짐 현상이 억제된다.
또한 리지 주위의 p- 크래드층(5)의 두께가 얇기 때문에 p-금속층(8)의 굴절률의 영향에 의하여 활성층(4)의 측면방향으로의 유효 굴절률(Effective Refractive Index)이 변하게 된다.
제4도는 본 발명에 의한 반도체 레이져 다이오드에서 활성층의 측면방향을 따른 유효굴절률을 나타낸 그래프이다. 따라서 1차의 결정성장 만으로 활성층의 두께 변화를 주어 광도파 효과를 얻을 수 있다.
제3도는 본 발명의 다른 실시예에 의한 굴절률 도파형 반도체 레이져 다이오드의 단면도를 나타낸 것이다.
제3도를 참조하면, 상기 제2도와 비교하여, 릿지 주위를 따라 상기 p-크래드층(5)과 p-금속층(8) 사이에 산화막(10)이 형성된 것만을 제외하고 동일하다.
3원 또는 4원 혼정계 재료중에 알루미늄을 포함하는 물질은 알루미늄의 특성상 양질의 자연산화막, 즉 Al2O3를 형성하는 것이 가능하다. 따라서 p-금속층(8)을 형성하기 전에 간단한 산화막 형성공정을 거치면 알루미늄을 포함한 상기 p-크래드층(5)의 노출된 표면상에 산화막(10)이 형성된다. 이 산화막(10)은 전류 차단효과를 증진시키는 동시에 금속이온이 활성층으로 확산해 들어가는 것을 방지할 수 있게 한다.
이상의 실시예들에서 살펴본 바와 같이, 본 발명에 의하면, 금속층과 p-크래드층간의 쇼트키 장벽에 의해 전류의 차단효과가 더욱 증가하게 되어 보다 고전류를 활성층에 주입할 수 있게 되어 고출력의 반도체 레이져 다이오드가 실현된다. 이는 전류차단을 위한 별도의 절연체 형성공정을 수반하지 않기 때문에 공정을 단순화시키는 것이기도 하다.
또한 활성층 상부의 p-크래드층을 릿지 주위를 따라 얇게 형성해 줌으로써, p-금속층을 광도파에 이용하여 1차 결정성장만으로 활성층의 유효굴절률의 변화를 유도하여 굴절률 도파형 반도체 레이져 다이오드를 실현할 수 있다.
한편 알루미늄 산화막을 이용하여 보다 큰 절연효과 및 금속이온 확산방지 효과를 얻을 수 있게 된다.
본 발명은 이하 청구되는 청구범위로부터 파악되는 기술적 요지의 범위 내에서 다양한 변형, 변경이 가능함은 당 기술분야에서 통상의 지식을 가진자에게는 당연한 것이다.

Claims (9)

  1. n형 GaAs 기판에, 그 상하에 p형 및 n형 In Ga Al P 크래드층이 마련되는 In Ga P활성층이 마련되고, 상기 p형 In Ga Al P 크래드층의 일부분상에 p형 GaAs 캡층을 포함하는 릿지가 형성되고, 그리고 상기 릿지를 통해 상기 활성층에 전류를 공급하는 p형 금속층이 마련되는 반도체 레이져 다이오드에 있어서, 상기 릿지와 그 주위로 노출된 상기 p형 In Ga Al P 크래드층 상에 상기 p형 금속층이 형성되어 있고, 상기 릿지 주위의 상기 p형 In Ga Al P 크래드층과 상기 p형 금속층과의 접촉 계면에 쇼트키 장벽이 형성되어 있는 것을 특징으로 하는 반도체 레이져 다이오드.
  2. 제1항에 있어서, 상기 릿지는 상기 p형 크래드층과 p형 GaAs 캡층 사이에 p형 In0.5Ga0.5P의 통전용이층이 삽입되어 형성된 것을 특징으로 하는 반도체 레이져 다이오드.
  3. 제1항에 있어서, 상기 릿지 주위의 p형 크래드층은 과도식각에 의해 일정 깊이가 제거된 것을 특징으로 하는 반도체 레이져 다이오드.
  4. 제3항에 있어서, 상기 과도식각에 의해 잔존하는 p형 크래드층의 두께는 0.2㎛이하인 것을 특징으로 하는 반도체 레이져 다이오드.
  5. 제1항에 있어서, 상기 n형 GaAs기판과 활성층 하부의 n형 크래드층 사이에 n형 GaAs 버퍼층이 형성되는 것을 특징으로 하는 반도체 레이져 다이오드.
  6. n형 GaAs 기판에, 그 상하에 p형 및 n형 In0.5(Ga0.3Al0.7)0.5P 크래드층이 마련되는 In0.5Ga0.5P 활성층이 마련되고, 상기 p형 In0.5(Ga0.3Al0.7)0.5P 크래드층의 일부분상에 p형 GaAs 캡층을 포함하는 릿지가 형성되고, 그리고 상기 릿지를 통해 상기 활성층에 전류를 공급하는 p형 금속층이 마련되는 반도체 레이져 다이오드에 있어서, 상기 릿지의 주위를 따라 상기 p형 In0.5(Ga0.3Al0.7)0.5P 크래드층 상에 산화막이 형성되어 있으며, 상기 릿지와 산화막의 전면에 p형 금속층이 형성되어 있는 것을 특징으로 하는 반도체 레이져 다이오드.
  7. 제6항에 있어서, 상기 산화막은 알루미늄 산화막인 것을 특징으로 하는 반도체 레이져 다이오드.
  8. 제6항에 있어서, 상기 릿지는 상기 p형 크래드층과 p형 GaAs 캡층 사이에 p형 In0.5Ga0.5P의 통전용이층이 삽입되어 형성된 것을 특징으로 하는 반도체 레이져 다이오드.
  9. 제6항에 있어서, 상기 릿지 주위의 p형 크래드층은 과도식각에 의해 일정 깊이가 제거된 것을 특징으로 하는 반도체 레이져 다이오드.
KR1019930017534A 1993-08-31 1993-08-31 반도체 레이져 다이오드 KR100255694B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019930017534A KR100255694B1 (ko) 1993-08-31 1993-08-31 반도체 레이져 다이오드

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930017534A KR100255694B1 (ko) 1993-08-31 1993-08-31 반도체 레이져 다이오드

Publications (2)

Publication Number Publication Date
KR950007212A KR950007212A (ko) 1995-03-21
KR100255694B1 true KR100255694B1 (ko) 2000-05-01

Family

ID=19362741

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930017534A KR100255694B1 (ko) 1993-08-31 1993-08-31 반도체 레이져 다이오드

Country Status (1)

Country Link
KR (1) KR100255694B1 (ko)

Also Published As

Publication number Publication date
KR950007212A (ko) 1995-03-21

Similar Documents

Publication Publication Date Title
US4366568A (en) Semiconductor laser
JPH07162086A (ja) 半導体レーザの製造方法
JP3718952B2 (ja) 半導体レーザ
KR100255694B1 (ko) 반도체 레이져 다이오드
EP0284684B1 (en) Inverted channel substrate planar semiconductor laser
US5518954A (en) Method for fabricating a semiconductor laser
KR100259005B1 (ko) 반도체 레이져 다이오드
KR100278632B1 (ko) 레이저 다이오드 및 그 제조방법
KR100287207B1 (ko) 반도체레이저소자및그제조방법
KR100265800B1 (ko) 반도체 레이저 소자
KR100265801B1 (ko) 레이저 다이오드 및 그의 제조 방법
US6023483A (en) Semiconductor light-emitting device
KR100261243B1 (ko) 레이저 다이오드 및 그의 제조방법
KR100261248B1 (ko) 반도체 레이저 다이오드 및 그 제조방법
KR100259006B1 (ko) 반도체 레이저소자의 제조방법
KR100287206B1 (ko) 반도체레이저소자및그제조방법
KR100287205B1 (ko) 반도체레이저소자및그의제조방법
KR100571842B1 (ko) 레이저 다이오드 및 그 제조방법
KR100287202B1 (ko) 반도체레이저소자및그제조방법
KR100408531B1 (ko) GaN계 레이저 다이오드
KR100261249B1 (ko) 반도체 레이저 소자 및 그 제조방법
JP3410959B2 (ja) 半導体レーザ装置及びその製造方法
KR100263934B1 (ko) 반도체 레이저 소자 및 그 제조방법
KR940000694B1 (ko) 레이저 다이오드 및 그의 제조방법
KR100278629B1 (ko) 반도체 레이저 다이오드 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090202

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee