KR940005764B1 - 레이저 다이오드 어레이 및 그 제조방법 - Google Patents

Abstract

내용 없음.

Description

레이저 다이오드 어레이 및 그 제조방법

제 1 도는 종래의 VSIS형 레이저 다이오드의 수직단면도.

제 2 도는 이 발명에 따른 레이저 다이오드 어레이의 수직단면도.

제3(a)도~제3(c)도는 이 발명에 따른 레이저 다이오드 어레이의 제조공정도이다.

이 발명은 레이저 다이오드 어레이(Laser Diode Array) 및 그 제조방법에 관한 것으로, 특히 고출력시 안정된 출력모우드를 갖는 위상고정형 레이저 다이오드 어레이 및 그 제조방법에 관한 것이다.

광통신 기술과 반도체를 이용한 전자산업 기술의 발전에 힘입어 광전자 산업사태로 접어들어감에 따라 정보전송이나 기록등의 분야에 있어서 소형이면서 효율RHK 신뢰성이 높은 레이저 다이오드(Laser Diode ; 이하 LD라 칭함)가 각광을 받고있다.

그러나, 반도체 소자의 재료로서 알려져 있는 Si이나 Ge과 같은 소위 간접천이형(indirect transition type)물질이 아니고, GaAs와 같은 혼성(Compound Semiconductor material)인 직접 천이형(direct transition type)의 물질특성이 우수한 화합물 반도체에 관한 연구가 활발히 진행되고 있다. 이러한 화합물 반도체는 Si에 비해 전자의 속도가 매우 크며, 고주파, 직접 천이형, 저소비전력, 반절연성(~10⁷Ω, cm)등의 우수한 전자물성 특성을 갖고 있다.

따라서, GaAs와 같은 직접 천이형의 반도체는 전자(electron)와 호올(hole)의 재결합(recombination)시 운동량이 보존되는 천이(transition)를 한다. 그러므로 발광영역으로 주입된 전하의 수명이 극히 짧기때문에(보통 수 ns미만)발광도가 세고 또한 전류의 변화에 대한 광응답이 고속이므로 고속변조를 필요로 하는 분야 즉, 광통신 광원으로 널리 사용되고 있다.

제 1 도는 종래의 VSIS(V-channel Substrate Inner Stripe)형 LD의 수직단면도이다.

제 1 도를 참조하면, 상기 VSIS형 LD는 N형 GaAs 기판(1)의 표면에 N형 GaAs 전류제한층(2)이 형성되어 있다. 상기 N형 GaAs 기판(1)과 전류제한층(2)이 메사에칭(Mesa etching)되어 V-채널(V-channel)이 스트라이프(Stripe)형태로 형성되어 있다. 또한 상기 N형 GaAs 전류제한층(2)의 상부에 N형 Al_xGa_1xxAs층(3), P형 GaAs층(4), P형 Al_xGa_1-xAs층(5), P+형 GaAs층(6)이 순차적으로 적층되어 있다.

상기에서 N형 Al_xGa_1-xAs층(3)은 제 1 클래드층으로, P형 GaAs(4)은 활성층으로, P형 Al_xGa_1-xAs층(5)은 제 2 클래드층으로, P+형 GaAs층(6)은 캡층으로 이용된다. 상기에서 제 1 클래드층(3)은 상기 V-채널을 채우고 상기 N형 GaAs 기판(1)과 전기적으로 연결되어 형성된다.

또한, 상기 P+형 GaAs층(6)의 상부에 P형 전극(7)이 형성되어 있고, 상기 N형 GaAs 기판(1)의 하부에는 N형 전극(8)이 형성되어 있다. 그리고, 상기 V-채널과 직교하는 면들은 거울면이다.

상술한 구조의 VSIS형 LD는 P형 전극(7)과 N형 전극(8) 사이에 전압을 인가하면 전극을 통해 주입되는 전자와 정공이 활성층(4)에서 재결합되어 빛을 발생한다. 상기에서 발생되는 광을 P형 GaAs층(4)내에 제한하기 위하여 P형 GaAs층(4)의 굴절률은 N형 Al_xGa_1-xAs층(3) 및 P형 Al_xGa_1-xAs층(5)보다 크고 에너지 밴드갭(energy bandgap)은 적게 선택되어야 한다. 따라서, 화합물 조성비의 조건은 0<X<1을 만족하여야 한다. 그리고, 상기 V-채널의 직교면들은 거울면으로 발생된 빛이 흡수되지 않고 반사 또는 방출한다.

상술한 VSIS-LD 구조의 제조방법을 간단히 설명한다. N형 GaAs 기판(1)상에 N형 GaAs층(2)을 형성한 후 메사에칭하여 V-채널을 형성한다. 또한, N형 GaAs층(2)의 상부에 N형 Al_xGa_1-xAs층(3), P형 GaAs층(4), P형 Al_xGa_1-xAs층(5) 및 P+형 GaAs층을 MBE(Molecular Beam Epitaxy)등의 방법에 의해 순차적으로 형성한다. 그다음 상기 P+형 GaAs형(6)의 상부에 Au/Zn : Au으로 이루어진 P형 전극(7)이, 상기 N형 GaAs기판(1)의 하부에 Au/Ge : Ni : Au으로 이루어진 N형 전극(8)이 형성되어 있다. P형 전극(7) 및 N형 전극(8)은 상기 P+GaAs층(6)과 N형 GaAs 기판(1)과 각각 오믹접촉(Ohmic contact)을 이룬다.

상기와 같이 이루어진 VSIS형 LD는 전류제한층(2)을 성장시킨 후, 상기의 층들을 다시 성장시키는 두단계의 에피택시를 거쳐야 하는 문제점이 있었다. 또한, 거울면 부근에서 결정결함으로 인한 트랩(trap)이 발생되기 쉽다. 이러한 트랩은 에너지 밴드갭을 좁게하여 고출력시 거울면이 많은 빛을 흡수하게 되어 파괴되는 문제점이 있었다. 또한 레이저 발진시 모우드(mode)가 불안정하고 모우드의 재현성의 문제점이 있었다.

따라서, 이 발명의 목적은, 광출력 효율 및 모우드 조절이 안정화되며, 재현성 차원에서 우수한 효과로 고집적화를 이룰수 있는 레이저 다이오드 어레이를 제공함에 있다.

또한, 이 발명의 다른 목적은 상기와 같은 레이저 다이오드 어레이의 제조방법을 제공함에 있다.

상기와 같은 목적을 달성하기 위한 이 발명에 따른 레이저 다이오드 어레이의 특징은, V-채널이 형성된 N형 화합물반도체 기판상의 V-채널 면의 외부영역이 전류제한층으로 되는 제 1 반도체층과, 상기 제 1 반도체층의 상부에 형성되며 제 1 클래드층이 되는 N형의 제 2 반도체층고, 상기 제 2 반도체층의 상부에 형성되며 활성층이 되는 P형의 제 3 반도체층과, 상기 제 3 반도체층의 상부에 형성되며 제 2 클래드층이 되는 P형의 제 4 반도체층과, 상기 제 4 반도체층의 상부에 형성되며 캡층이 되는 P형의 제 5 반도체층과, 상기 제 5 반도체층의 상부에 형성된 P형의 전극과, 상기 N형 화합물물반도체 기판상의 하부에 형성된 N형의 전극으로 이루어진 레이저 다이오드 어레이에 있어서 ; 상기 V-채널을 다수개로 형성하며, 상기 V-채널 영역 및 그 외부영역에 각각 P형 또는 N형 화합물 반도체층을 교대로 형성하여 광출력 효율을 향상시킨 점에 있다.

상기의 다른 목적을 달성하기 위한 이 발명은 레이저 다이오드 어레이의 제조방법의 특징은, N형 화합물 반도체 기판을 메사에칭하여 V-채널을 형성하는 공정과 ; 상기 V-채널이 형성된 N형 반도체 기판의 전표며에 제1, 제2, 제3, 제4 및 제5반도체층을 순차적으로 형성하는 공정과 ; 상기 제5반도체층의 상부에 P형 전극을 상기 N형 화합물 반도체 기판상의 하부에 N형 전극을 각각 형성하는 공정으로 이루어진 레이저 다이오드 어레이의 제조방법에 있어서 ; 상기 화합물 반도체 기판 표면을 메사에칭하여 다수개의 V-채널을 형성한 후, 상기 V-채널에 P형 화합물 반도체층과 V-채널 외부영역에 N형 화합물 반도체층을 각각 교대로형성시켜서 전류제한층으로 하는 공정을 구비하는 점에 있다.

이하, 이 발명에 따른 레이저 다이오드 어레이 및 그 제조방법에 대한 일실시예를 첨부한 도면을 참조하여 상세히 설명한다.

제 2 도는 이 발명에 따른 LD 어레이의 수직단면도이다.

제 2 도를 참조하면, 먼저, {100}결정면을 갖는 N형 GaAs기판(11)이 메사에칭되어 다수의 V-채널을 형성하고 있다. 상기 다수의 V-채널이 형성된 N형 GaAs 기판(11)상의 V-채널 면에 제 1 반도체층으로 되는 P형 GaAs층(13)과 V-채널면의 외부 영역에 제 1 반도체층으로 되는 N형 GaAs층(15)이 형성되어 있으며, 상기 P형 또는 N형 GaAs(13), (15) 상부에 제 2 반도체층으로 되는 N형 Al_xGa_1-xAs층(17)과, 제 3 반도체층으로 되는 P형 GaAs층(19)과, 제 4 반도체층으로 되는 P형 Al_xGa_1-xAs층(21)과, 제 5 반도체층으로 되는 P+형 GaAs층(23)이 각각 적층된 구조로 순차적으로 형성되어 있다.

상기에서 {100}결정면을 갖는 N형 GaAs기판(11)의 V-채널 면은 [111]A결정면으로 V-채널 면의 외부 영역은 [100}결정면으로 형성되어 있다. 상기 {111} A 결정면은 Ga이 노출되도록 에칭된 면이다. 따라서, Si이 도우핑된 GaAs층을 MBE 방법으로 결정성장 시킬때 Si은 {111}A 결정면에서는 P-도우펀트(dopant)가 되고, {100}결정면에서는 N-도우펀트가 되는 것을 이용하여 상기 V-채널면은 P형, V-채널면의 외부영역은 N형이 되며 전자의 흐름을 제어하는 GaAs 전류제한층으로 이용된다.

또한, 적층된 구조에서 N형 Al_xGa_1-xAs층(17)은 제 1 클래드층으로, P형 GaAs층(19)은 활성층으로, P형 Al_xGa_1-xAs층(21)은 제 2 클래드층으로 P+형 GaAs층(23)은 캡층으로 이용된다.

상기에서 발생되는 광을 P형 GaAs층(19)내에 국한시키기 위해 P형 GaAs층(19)의 굴절률은 N형 Al_xGa_1-xAs층(17) 및 P형 GaAs(21)보다 크고 에너지 밴드갭(energy bandgap)은 작게 선택되어야 한다. 따라서 화합물 조성비의 조건은 0<X<1을 만족하여야 한다. 또한, 상기 V-채널 면의 외부 영역은 상기 P형 GaAs층(19)에서 발생되는 빛의 모우드를 안정화 시킨다. 상기 P+형 GaAs층(23)의 상부에 Au/Zn : Au으로 이루어진 P형 전극(25)이, 상기 N형 GaAs 기판(11)의 하부에 Au/Ge : Ni : Au으로 이루어진 N형 전극(27)이 형성되어 있다. 상기 P형 전극(25) 및 N형 전극(27)은 상기 P+형 GaAs층(23)과 N형 GaAs 기판(11)과 각각 오믹접촉(Ohmic contact)을 이룬다. 여기서 상기 P형 GaAs층(19)의 동그란 부분(○)은 발광영역(29)이 된다.

제3(a)도를 참조하면, {100} 결정면을 갖는 N형 GaAs 기판(11)상에서 상기 N형 GaAs 기판(11)을 메사에칭하여 다수의 V-채널을 형성한다. 이때, V-채널을 형성하기 위한 화학약품 즉, 에칭액(etchant)으로서는 인산과 과산화수소를 사용한 에칭액인, H₃PO₄: H₂O₂=1 : 10의 혼합액을 사용하여 에칭을 한다. 상기 V-채널에 의해 Ga이 노출된 면은 {111}A 결정면을 갖는다.

제3(b)도를 참조하면, 상기 다수의 V-채널이 형성된 N형 GaAs기판(11)상에 P형 및 N형 GaAs층(13)(15), N형 Al_xGa_1-xAs층(17), P형 GaAs층(19), P형 Al_xGa_1-xAs층(21) 및 P+형 GaAs층(23)을 600~800℃의 온도로 MBE(Molecular Beam Epitaxy)방법에 의해 순차적으로 형성한다. 특히, MBE는 결정층을 성장시키는데 있어서 두께 제어면에서 정밀도가 우수하다.

상기 Si이 도우핑된 GaAs층(13)(15)을 MBE로 결정성장을 행할때 Si-도우펀트(dopant)가 {100}결정면상에서는 N형 도우펀트가 되고 {111} A결정면상에서는 P형 도우펀트가 되므로 상기 V-채널면인 {111}A결정면상에는 P형 GaAs층(13)이 형성되고, V-채널 면의 외부영역인 {100} 결정면상에는 N형 GaAs층(15)이 형성된다. 상기와 같이 이루어진 N형 또는 P형 GaAs층(13)(15)은 전류제한층으로 이용된다.

상기 전류제한층은 전자가 V-채널면으로는 통과하지 못하며, V-채널 사이의 영역으로만으로 통과 하는 전자의 흐름을 제어한다.

상기 N형 Al_xGa_1-xAs층(17)은 제 1 클래드층으로, P형 Al_xGa_1-xAs층(21)은 제 2 클래드층으로 이용되는 것으로 Si 또는 Te등의 불순물이 5×10~5×10 이온/cm³정도로 도우핑되어 1㎛ 정도의 두께로 각각 형성된다. 또한 상기 P형 GaAs층(19)은 활성층으로 이용되는 것으로 0.2㎛ 정도의 두께로 형성된다. 그리고 P+형 GaAs층(23)은 캡층으로 이용되는 것으로 Si 또는 Te등의 불순물이 1×10 이온/cm³정도의 고농도로 도우핑되어 0.5㎛ 정도의 두께로 형성된다. 여기서 상기 P형 GaAs층(19)의 동그란부분(○)은 발광영역(29)을 나타낸다.

제3(c)도를 참조하면, 상기 P+형 GaAs층(23)상부에 P형 전극(25)을, N형 GaAs기판(11)상의 하부에 N형 전극(27)을 각각 형성한다. 상기에서 P형 전극(25)은 Au/Zn : Au으로 이루어진 합금이 사용되고, N형 전극(27)은 Au/Ge : Ni : Au으로 이루어진 합금이 사용되며 각각 오믹접촉을 이룬다.

상술한 바와같이 Si이 도우핑된 GaAs층을 MBE로 결정성장을 행할때 Si이{111} A결정면에서 P-도우편트로, [100} 결정면에서 N-도우펀트로 적용하는 것을 이용한 것으로 다수의 V-채널을 갖는 레이저 다이오드 어레이는 서로 근접한 각각의 레이저 소자로 부터 출력되는 빔(beam)이 상호결합되어 전체의 방사빔을 단일응집 즉, 위상고정된 고출력 특성을 가지게 된다. 따라서, 이 발명은 다수의 V-채널이 형성된 N형 GaAs 기판을 이용하여 V-채널에 의한 LD 어레이를 형성함으로써 종래의 평면구조 상에 교대로 발광 영역과 절연영역을 구현한 LD 어레이에서는 기대하기 어려운 광출력효율 및 모우드 조절이 안정화되며 수율향상과 더불어 소자의 재현성이 우수한 이점이 있다. 또한 한번의 에피택시 성장을 행함으로써 제조공정이 용이한 이점이 있다.

또한, 이 발명의 실시예를 GaAs 계열 물질로 보였으나 InP 계열 반도체가 GaAs계열대신 사용될 수도 있다.

Claims (3)

1. V-채널이 형성된 N형 화합물반도체 기판상의 V-채널 면의 외부영역이 전류제한층으로 되는 제 1 반도체층과, 상기 제 1 반도체층의 상부에 형성되며 제 1 클래드층이 되는 N형의 제 2 반도체층과, 상기 제 2 반도체층의 상부에 형성되며 활성층이 되는 P형의 제 3 반도체층과, 상기 제 3 반도체층의 상부에 형성되며 제 2 클래드층이 되는 P형의 제 4 반도체층과, 상기 제 4 반도체층의 상부에 형성되며 캡층이 되는 P형의 제 5 반도체층과, 상기 제 5 반도체층의 상부에 형성된 P형의 전극과, 상기 N형 화합물반도체 기판상의 하부에 형성된 N형의 전극으로 이루어진 레이저 다이오드 어레이에 있어서 ; 상기 V-채널을 다수개로 형성하며, 상기 V-채널 영역 및 그 외부영역에 각각 P형 또는 N형 화합물 반도체층을 교대로 형성하여 광출력효율을 향상시킨 레이저 다이오드 어레이.
2. 제 1 항에 있어서, 상기 V-채널 면은 {111}A결정면, V-채널 면의 외부영역은 {100}결정면임을 특징으로 하는 레이저 다이오드 어레이.
3. N형 화합물 반도체 기판을 메사에칭하여 V-채널을 형성하는 공정과 ; 상기 V-채널이 형성된 N형 반도체 기판의 전표면에 제1, 제2, 제3, 제4 및 제5반도체층을 순차적으로 형성하는 공정과 ; 상기 제 5 반도체층의 상부에 P형 전극을 상기 N형 화합물 반도체 기판상의 하부에 N형 전극을 각각 형성하는 공정으로 이루어진 레이저 다이오드 어레이의 제조방법에 있어서 ; 상기 화합물 반도체 기판 표면을 메사에칭하여 다수개의 V-채널을 형성한 후, 상기 V-채널에 P형 화합물 반도체층과 V-채널 외부영역에 N형 화합물 반도체층을 각각 교대로 형성시켜서 전류제한층으로 하는 공정을 구비하는 레이저 다이오드 어레이의 제조 방법.

Images