KR930024097A - 반도체의 금속 배선방법 - Google Patents

반도체의 금속 배선방법 Download PDF

Info

Publication number
KR930024097A
KR930024097A KR1019920008259A KR920008259A KR930024097A KR 930024097 A KR930024097 A KR 930024097A KR 1019920008259 A KR1019920008259 A KR 1019920008259A KR 920008259 A KR920008259 A KR 920008259A KR 930024097 A KR930024097 A KR 930024097A
Authority
KR
South Korea
Prior art keywords
metal
metal wiring
film
semiconductor
electroless plating
Prior art date
Application number
KR1019920008259A
Other languages
English (en)
Other versions
KR950004839B1 (ko
Inventor
유재민
Original Assignee
문정환
금성일렉트론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 금성일렉트론 주식회사 filed Critical 문정환
Priority to KR1019920008259A priority Critical patent/KR950004839B1/ko
Publication of KR930024097A publication Critical patent/KR930024097A/ko
Application granted granted Critical
Publication of KR950004839B1 publication Critical patent/KR950004839B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemically Coating (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 무전해 도금방식을 채택하고, 금속 에치공정을 하지 않음에 따라 스텝 커버리지(Step Coverage)개선에 적당하도록 한 반도체의 금속 배선방법에 관한 것으로서, 실리콘 기판에 산화막으로 금속 배선 콘택홀을 형성하는 공정과, 상기 콘택홀 형성 후 금속 배선 위치를 제외한 모든 부분을 포토레지스터로 도포한 후 표면활성화를 위한 배선부 표면처리 공정과, 상기 공정 후 무전해 도금액에 단구어 수백 Å의 메탈 필름을 형성시키는 제1차 도금공정과, 상기 공정 완료 후 포토레지스터의 스트립을 진행시킨 다음 무전해 도금액에 다시 담구어 자기 촉매반응에 의해 소정 두께의 필름으로 성장시키는 제2차 도금공정으로 이루어 반사율에 의한 노칭을 방지하고 메탈필름이 낮은 열 팽창계수로 발생되는 스트레스 크래킹(Stress Cracking)이 방지될 뿐만 아니라 메탈필름이 고융점 금속이므로 고온 공정에 유리하며, 메탈필름이 등방성으로 성장되어 그텝 커브리지가 개선되도록한 것이다.

Description

반도체의 금속 배선방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명에 따른 금속 배선방법의 공정도.

Claims (4)

  1. 반도체의 금속 배선방법에 있어서, 실리콘 기판 위에 산화막과 포토레지스트를 차례로 데포지션한 후, 콘택홀을 형성하고 표면 활성화를 위한 배선부 표면처리 공정과, 상기 공정 후 무전해 도금액에 담구어 촉매용 메탈필름을 형성시키는 제1차 도금공정과, 상기 제1차 도금 공정 완료 후 포토 레지스터를 제거하고 무전해 도금액에 다시 담구어 자기 촉매반응에 의해 소정 두께의 필름으로 성장시키는 제2차 도금공정으로 이루어지는 반도체의 금속 배선방법.
  2. 제1항에 있어서, 상기 표면 활성화를 배선부 표면 처리공정은 불화수소(HF)에 담구어 콘택 리플로우시 형성되는 열 산화막을 제거하는 단계와, PdCl2용액을 이용하여 실리콘 기판과 산화막 표면을 활성화시키는 단계와, 탈이온수로 세척하는 단계를 포함하는 것이 특징인 반도체의 금속 배선방법.
  3. 제1항에 있어서, 상기 제1차 도금공정은 NiSo2+ DMAB로 된 수용액을 사용한 것을 특징으로 하는 반도체 금속 배선방법.
  4. 제1항에 있어서, 상기 제1차 도금공정은 NiSo2+ Na2WO3+ DMAB 수용액을 사용한 것을 특징으로 하는 반도체 금속 배선방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019920008259A 1992-05-15 1992-05-15 반도체의 금속 배선방법 KR950004839B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019920008259A KR950004839B1 (ko) 1992-05-15 1992-05-15 반도체의 금속 배선방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920008259A KR950004839B1 (ko) 1992-05-15 1992-05-15 반도체의 금속 배선방법

Publications (2)

Publication Number Publication Date
KR930024097A true KR930024097A (ko) 1993-12-21
KR950004839B1 KR950004839B1 (ko) 1995-05-13

Family

ID=19333149

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920008259A KR950004839B1 (ko) 1992-05-15 1992-05-15 반도체의 금속 배선방법

Country Status (1)

Country Link
KR (1) KR950004839B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100334959B1 (ko) * 1998-10-29 2002-06-20 박종섭 반도체 장치의 금속 배선방법_
KR100454633B1 (ko) * 2002-01-04 2004-11-05 재단법인서울대학교산학협력재단 기판 표면 처리 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100334959B1 (ko) * 1998-10-29 2002-06-20 박종섭 반도체 장치의 금속 배선방법_
KR100454633B1 (ko) * 2002-01-04 2004-11-05 재단법인서울대학교산학협력재단 기판 표면 처리 방법

Also Published As

Publication number Publication date
KR950004839B1 (ko) 1995-05-13

Similar Documents

Publication Publication Date Title
US6905953B2 (en) Selective passivation of exposed silicon
US4770899A (en) Method of coating copper conductors on polyimide with a corrosion resistant metal, and module produced thereby
EP0134232A1 (en) METHOD FOR MANUFACTURING SOLAR CELLS.
JPH02128492A (ja) 印刷配線板の製造方法
CN1153261C (zh) 金属剥离方法
US4699811A (en) Chromium mask for electroless nickel or copper plating
US3415679A (en) Metallization of selected regions of surfaces and products so formed
KR930024097A (ko) 반도체의 금속 배선방법
US5863603A (en) Liquid vapor deposition or etching method
JPS61265853A (ja) 金属接点の形成方法
US4752505A (en) Pre-metal deposition cleaning for bipolar semiconductors
JPH071761B2 (ja) 半導体基板の処理方法
JPH05267701A (ja) 酸化錫透明導電膜のパターニング方法
FR2371777A1 (fr) Procede de fabrication d'une barriere de diffusion en nitrure de silicium sur un substrat de semiconducteur, en particulier du type iii-v
KR100546265B1 (ko) 다결정실리콘박막트랜지스터의제조방법
EP0114930B1 (en) Palladium activation of silicon iron prior to electroless nickel plating
JP3032244B2 (ja) 半導体装置の製造方法
JPH0273632A (ja) 化合物半導体基板こエッチング方法
JPH0624878A (ja) セラミックスのメッキ方法
KR100197537B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR970003542A (ko) 반도체 소자의 제조방법
KR100537944B1 (ko) 실리콘 웨이퍼의 산화막 상의 팔라디움촉매 형성방법
KR0119274B1 (ko) 되식각을 이용한 전기도금식 인덕터 제조방법
JPS5923106B2 (ja) 半導体装置の製造方法
JPS63149392A (ja) 電解Niめつき方法

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090427

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee