KR930020692A - 반도체장치 및 그 제조방법 - Google Patents

반도체장치 및 그 제조방법 Download PDF

Info

Publication number
KR930020692A
KR930020692A KR1019920004780A KR920004780A KR930020692A KR 930020692 A KR930020692 A KR 930020692A KR 1019920004780 A KR1019920004780 A KR 1019920004780A KR 920004780 A KR920004780 A KR 920004780A KR 930020692 A KR930020692 A KR 930020692A
Authority
KR
South Korea
Prior art keywords
diffusion region
impurity diffusion
semiconductor device
impurity
manufacturing
Prior art date
Application number
KR1019920004780A
Other languages
English (en)
Inventor
이덕민
이수철
서상민
신철호
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019920004780A priority Critical patent/KR930020692A/ko
Priority to JP4214244A priority patent/JPH0653438A/ja
Publication of KR930020692A publication Critical patent/KR930020692A/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element
    • H10B10/125—Static random access memory [SRAM] devices comprising a MOSFET load element the MOSFET being a thin film transistor [TFT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/15—Static random access memory [SRAM] devices comprising a resistor load element

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 반도체 장치 및 그 제조방법에 관한 것으로, 특히 제1 및 제2의 전송트랜지스터, 제1 및 제2의 구동트랜지스터 및 제1 및 제2의 부하소자가 상호 연결되어 하나의 메모리셀을 구성하는 반도체 메모리장치에 있어서, 노드 단을 구성하는 불순물확산영역을 제외한 불순물 확산영역은 게이트와 자기정합되는 모양으로 형성되는 제1의 불순물확산영역과 상기 게이트 측벽에 형성된 스페이서와 자기정합되는 모양으로 형성되는 제2의 불순물확산 영역으로 구성되고, 상기 스페이서는 노드 단을 구성하는 불순물확산영역을 제외한 불순물확산영역과 접하는 게이트의 측벽에 형성되어 있는 것을 특징으로 하는 반도체장치 및 그 제조방법을 제공한다. 따라서, 본 발명에 의한 반도체장치 및 그 제조방법에 의하면 LDD구조 형성시 발생할지도 모를 반도체기판의 격자결함을 최대한 줄여 메모리셀의 노드 단에서 발생하는 누설전류를 방지함으로써 SRAM셀의 데이타 보존 실패를 방지할 수 있다.

Description

반도체장치 및 그 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2a도는 및 제2b도는 종래 방법에 의해 제조된 스태틱랜덤억세스 메모리셀의 단면도들이다.
제3a도 및 제3l도는 본 발명의 일 실시예의 방법에 의해 차례대로 레이아웃된 스택틱랜덤억세스 메모리셀의 레이아웃도들이다.
제4a도 내지 제4l도는 상기 제3a도 내지 제3l도 각각의 aa선을 잘라 본 본 발명의 방법에 의한 반도체 메모리장치의 제조방법을 설명하기 위한 단면도들이다.
제5a도 내지 제5l도는 상기 제3l도 각각의 bb선을 잘라 본 본 발명의 방법에 의한 반도체 메모리장치의 제조방법을 설명하기 위한 단면도들이다.

Claims (24)

  1. 제1 및 제2의 전송트랜지스터, 제1 및 제2의 구동트랜지스터 및 제1 및 제2의 부하소자가 상호 연결되어 하나의 메모리셀을 구성하는 반도체 메모리장치에 있어서, 노드 단을 구성하는 불순물확산영역을 제외한 불순물 확산영역은 게이트와 자기정합되는 모양으로 형성되는 제1의 불순물확산영역과 상기 게이트 측벽에 형성된 스페이서와 자기정합되는 모양으로 형성되는 제2의 불순물확산영역으로 구성되고, 상기 스페이서는 노드 단을 구성하는 불순물확산영역을 제외한 불순물확산영역과 접하는 게이트의 측벽에 형성되어 있는 것을 특징으로 하는 반도체장치.
  2. 제1항에 있어서, 전송 및 구동트랜지스터의 게이트측벽 중 상기 제1의 스페이서가 형성되어 있지 않은 게이트측벽에 제2의 스페이서가 형성되어 있는 것을 특징으로 하는 반도체장치.
  3. 제1항 및 제2항에 있어서, 제2의 불순물확산영역은 제1의 불순물확산영역보다 더 깊게 형성된 것을 특징으로 하는 반도체장치.
  4. 제3항에 있어서, 제2의 불순물확산영역의 불순물농도는 제1의 불순물확산영역의 불순물농도보다 고농도인 것을 특징으로 하는 반도체장치.
  5. 제1항 또는 제2항에 있어서, 노드단을 구성하는 불순물확산영역은 게이트와 자기정합되는 모양으로 형성된 것을 특징으로 하는 반도체장치.
  6. 제5항에 있어서, 노드단을 구성하는 불순물확산영역은 한 층 이상으로 형성되는 것을 특징으로 하는 반도체장치.
  7. 제6항에 있어서, 노드단을 구성하는 불순물확산영역은 제3 및 제4의 불순물확산영역으로 구성되는 것을 특징으로 하는 반도체장치.
  8. 제7항에 있어서, 제4의 불순물확산영역은 제3의 ㅂ루순물확산영역보다 더 깊게 형성되는 것을 특징으로 하는 반도체장치.
  9. 제8항에 있어서, 제4의 불순물확산영역은 불순물농도는 제3의 불순물확산영역의 불순물농도보다 고농도인 것을 특징으로 하는 반도체장치.
  10. 제1항 및 제2항에 있어서, 노드단을 구성하는 불순물확산영역 상에 제1의 절연층이 형성되어 있는 것을 특징으로 하는 반도체장치.
  11. 제10항에 있어서, 상기 제1의 절연층은 500A∼5,000A정도의 두께인 것을 특징으로 하는 반도체장치.
  12. 제1항에 있어서, 상기 부하소자는 PMOS 박막트랜지스터 또는 고저항의 다결정실리콘으로 구성된 것을 특징으로 하는 반도체장치.
  13. 제1 및 제2의 전송트랜지스터, 제1 및 제2의 구동트랜지스터 및 제1 및 제2의 부하소자가 상호 연결되어 하나의 메모리셀을 구성하는 반도체 메모리장치를 제조하는데 있어서, 반도체기판 상에 제1 및 제2의 전송트랜지스터의 게이트와 제1 및 제2의 구동트랜지스터의 게이트를 형성하는 공정, 결과물 전면에 제1의 제1도전형의 불순물을 도우프하는 공정, 결과물 전면에 이방성식각을 행함으로써 제1의 절연층으로된 상기 노드 단을 구성하는 불순물확산영역을 제외한 불순물확산영역과 접하는 게이트 측벽에 스페이서를 형성하는 공정, 결과물 전면에 제2의 제1도전형의 불순물을 도우프하는 공정을 포함하는 것을 특징으로 하는 반도체장치의 제조방법.
  14. 제13항에 있어서, 상기 제1의 제1도전형의 불순물로 인 이온을 사용하고, 제2의 제1도전형의 불순물로 아세닉 이온을 사용하는 것을 특징으로 하는 반도체장치의 제조방법.
  15. 제13항에 있어서, 상기 제1의 절연층을 구성하는 물질로 산화막을 사용하는 것을 특징으로 하는 반도체장치의 제조방법.
  16. 제13항에 있어서, 상기 전송 및 구동 트랜지스터의 게이트를 구성하는 물질로 다결정실리콘이나 다결정실리콘과 실리사이드를 적층한 형태의 도전물질을 사용하는 것을 특징으로 하는 반도체장치의 제조방법.
  17. 제13항에 있어서, 상기 전송 및 구동 트랜지스터의 게이트 형성 전에, 또는 제1의 절연층 형성 전에 노드단을 구성하는 불순물확산영역에 추가적인 불순물 주입 공정을 실시하는 것을 특징으로 하는 반도체장치의 제조방법.
  18. 제17항에 있어서, 상기 추가적인 불순물 주입 공정시 추가되는 불순물은 상기 제1의 제1도전형의 불순물과 같은 것을 특징으로 하는 반도체장치의 제조방법.
  19. 제1 및 제2의 전송트랜지스터, 제1 및 제2의 구동트랜지스터 및 제1 및 제2의 부하소자가 상호 연결되어 하나의 메모리셀을 구성하는 반도체 메모리장치를 제조하는데 있어서, 반도체기판 상에 제1 및 제2의 전송트랜지스터의 게이트와 제1 및 제2의 구동트랜지스터의 게이트를 형성하는 공정, 결과물 전면에 제1의 제1도전형의 불순물을 도우프하는 공정, 제1의 절연층을 형성하는 공정, 상기 제1의 절연층을 식각대상물로한 이방성식각을 결과물 전면에 행하는 공정, 결과물 상에 노드 단을 구성하는 불순물확산영역을 제외한 불순물확산영역이 노출되도록 이온입방지층을 형성하는 공정, 상기 이온주입방지층을 마스크로하여 결과물 전면에 제2의 제1도전형의 불순물을 도우프하는 공정을 포함하는 것을 특징으로 하는 반도체장치의 제조방법.
  20. 제19항에 있어서, 제1의 제1도전형의 불순물로 인 이온을 사용하고, 제2의 제1도전형의 불순물로 아세닉이온을 사용하는 것을 특징으로 하는 반도체장치의 제조방법.
  21. 제19항에 있어서, 상기 이온주입방지층을 구성하는 물질로 산화막을 사용하는 것을 특징으로 하는 반도체장치의 제조방법.
  22. 제19항에 있어서, 상기 이온주입방지층을 구성하는 물질로 산화막이나 포토레지스트등의 물질을 사용하는 것을 특징으로 하는 반도체장치의 제조방법.
  23. 제19항에 있어서, 전송 및 구동 트랜지스터 형성 전에, 또는 제1의 절연층 형성 전에 노드 단을 구성하는 불순물확산영역에 추가적인 불순물 주입 공정을 실시하는 것을 특징으로 하는 반도체장치의 제조방법.
  24. 제23항에 있어서, 상기 추가적인 불순물 주입 공정시 사용되는 불순물은 제1의 제1도전형의 불순물과 같은 것인 것을 특징으로 하는 반도체장치의 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019920004780A 1992-03-23 1992-03-23 반도체장치 및 그 제조방법 KR930020692A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019920004780A KR930020692A (ko) 1992-03-23 1992-03-23 반도체장치 및 그 제조방법
JP4214244A JPH0653438A (ja) 1992-03-23 1992-08-11 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920004780A KR930020692A (ko) 1992-03-23 1992-03-23 반도체장치 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR930020692A true KR930020692A (ko) 1993-10-20

Family

ID=19330791

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920004780A KR930020692A (ko) 1992-03-23 1992-03-23 반도체장치 및 그 제조방법

Country Status (2)

Country Link
JP (1) JPH0653438A (ko)
KR (1) KR930020692A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102227342B1 (ko) 2020-09-25 2021-03-11 박태식 회전식 떡 성형장치

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2003280733A1 (en) 2002-11-18 2004-06-15 Pentel Kabushiki Kaisha Retractable writing material

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS633462A (ja) * 1986-06-24 1988-01-08 Nec Corp 半導体装置の製造方法
JPH0378256A (ja) * 1989-08-21 1991-04-03 Mitsubishi Electric Corp 半導体装置およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102227342B1 (ko) 2020-09-25 2021-03-11 박태식 회전식 떡 성형장치

Also Published As

Publication number Publication date
JPH0653438A (ja) 1994-02-25

Similar Documents

Publication Publication Date Title
US6022781A (en) Method for fabricating a MOSFET with raised STI isolation self-aligned to the gate stack
US6882006B2 (en) Semiconductor device and method of manufacturing the same
US7378710B2 (en) FinFET SRAM cell using inverted FinFET thin film transistors
US7915691B2 (en) High density SRAM cell with hybrid devices
US6274467B1 (en) Dual work function gate conductors with self-aligned insulating cap
KR100214708B1 (ko) 저접촉저항을 갖는 반도체장치 및 그의 제조방법
KR100221439B1 (ko) 반도체 메모리
US20020192890A1 (en) Mosfet device and fabrication method thereof
CN115295494A (zh) 一种半导体结构的制作方法
KR0186070B1 (ko) 반도체 메모리 구조 및 그 제조방법
US20030102516A1 (en) Semiconductor device using junction leak current and its manufacture method
KR930020692A (ko) 반도체장치 및 그 제조방법
JP3494312B2 (ja) 半導体記憶装置
CN109979942B (zh) 静态随机存取存储器及其形成方法
JPH0294564A (ja) 半導体装置の製造方法
KR100654535B1 (ko) 역방향 ＦｉｎＦＥＴ 박막트랜지스터를 이용한ＦｉｎＦＥＴ 정적 메모리 셀
KR0170311B1 (ko) 스태틱 랜덤 억세스 메모리 및 그 제조방법
CN116504745B (zh) 一种半导体结构及其制作方法
KR100190108B1 (ko) 메모리셀을 갖는 반도체소자의 트랜지스터 제조방법
KR100468704B1 (ko) Dram 장치 및 그 제조 방법
US7588991B2 (en) Method for fabricating embedded static random access memory
KR100503365B1 (ko) 반도체 소자 제조 방법
KR20050024099A (ko) 에스램 소자의 제조방법 및 그에 의해 제조된 에스램 소자
CN118175851A (zh) 电阻式随机存取存储器单元及其形成方法、阵列
KR100200701B1 (ko) 박막 트랜지스터 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
WITB Written withdrawal of application