KR930016882A - DP-PLL(Digital Processing－PLL) 위상오차정보처리방법 - Google Patents

DP-PLL(Digital Processing－PLL) 위상오차정보처리방법 Download PDF

Info

Publication number
KR930016882A
KR930016882A KR1019920000962A KR920000962A KR930016882A KR 930016882 A KR930016882 A KR 930016882A KR 1019920000962 A KR1019920000962 A KR 1019920000962A KR 920000962 A KR920000962 A KR 920000962A KR 930016882 A KR930016882 A KR 930016882A
Authority
KR
South Korea
Prior art keywords
phase error
pll
information processing
processing method
error information
Prior art date
Application number
KR1019920000962A
Other languages
English (en)
Other versions
KR0131196B1 (ko
Inventor
박중희
Original Assignee
정장호
금성정보통신 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 정장호, 금성정보통신 주식회사 filed Critical 정장호
Priority to KR1019920000962A priority Critical patent/KR0131196B1/ko
Publication of KR930016882A publication Critical patent/KR930016882A/ko
Application granted granted Critical
Publication of KR0131196B1 publication Critical patent/KR0131196B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

본 발명은 DP－PLL 위상오차정보처리방법에 관한 것으로, 일정주기동안 전상태의 위상오차값과 현상태의 위상오차값을 비교하여 그 차이값을 구하고, 2개의 클럭사이의 주파수차를 검출하여, 이 주파수차를 이용하여 주파수제어를 수행하는 과정으로 구성되고, 상기 전상태에서 측정된 위상오차값이 비교기준값으로 설정되어 위상오차값의 변환율을 검출한다.

Description

DP－PLL(Digital Processing－PLL) 위상오차정보처리방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 종래 및 본 발명의 위상오차정보처리방법을 설명하기 위한 DP－PLL 시스템구성도, 제2도는 제1도에 도시된 시스템에서의 신호처리도, 제3도는 시간변화에 따른 위상오차값의 변화를 설명하는 도면.

Claims (1)

  1. 일정주기동안 전상태의 위상오차값과 현상태의 위상오차값을 비교하여 그 차이값을 구하고, 2개의 클럭사이의 파수차를 검출하여, 이 주파수차를 이용하여 주파수제어를 수행하는 과정으로 구성된 것을 특징으로 하는 DP－PLL 위상오차정보처리방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019920000962A 1992-01-24 1992-01-24 DP-PLL(Digital Processing-PLL) 위상오차정보처리방법 KR0131196B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019920000962A KR0131196B1 (ko) 1992-01-24 1992-01-24 DP-PLL(Digital Processing-PLL) 위상오차정보처리방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920000962A KR0131196B1 (ko) 1992-01-24 1992-01-24 DP-PLL(Digital Processing-PLL) 위상오차정보처리방법

Publications (2)

Publication Number Publication Date
KR930016882A true KR930016882A (ko) 1993-08-30
KR0131196B1 KR0131196B1 (ko) 1998-04-24

Family

ID=19328234

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920000962A KR0131196B1 (ko) 1992-01-24 1992-01-24 DP-PLL(Digital Processing-PLL) 위상오차정보처리방법

Country Status (1)

Country Link
KR (1) KR0131196B1 (ko)

Also Published As

Publication number Publication date
KR0131196B1 (ko) 1998-04-24

Similar Documents

Publication Publication Date Title
KR900003705A (ko) 일부 및 시각의 보정방법
CA2152180A1 (en) Phase locked loop synchronization circuit and method
KR970706571A (ko) 동기 부분 응답 기록을 위한 개선된 타이밍 복원(Improved Timing Recovery for Synchronous Partial Response Recording)
KR910010935A (ko) 에지 천이에 영향을 받지 않는 지연라인 시스템 및 방법
KR870011522A (ko) 클럭 제어 회로
KR960005555A (ko) 위상비교회로 및 피엘엘(pll)회로
ATE127983T1 (de) Taktrückgewinnung für ein serielles datenkommunikationssystem.
EP0805438A3 (en) Servo circuit, digital PLL circuit and optical disk device
US5442278A (en) Apparatus for detecting the frequency of an input signal by counting pulses during an input signal cycle
CA2152179A1 (en) Phase Locked Loop Error Suppression Circuit and Method
KR880014546A (ko) 디지탈 pll 회로
NO883325D0 (no) Digital faselaast sloeyfeklokkeutleder for bipolare signaler
KR930016882A (ko) DP-PLL(Digital Processing－PLL) 위상오차정보처리방법
JPS61271666A (ja) ドロツプアウト検出装置
KR940004529A (ko) 크록신호의 자동위상 조정회로
US5612938A (en) Correcting recorded marks and land lengths taken from an optical disk
ATE202253T1 (de) Vorrichtung zur ableitung eines taktsignals aus einem synchronsignal und videoaufzeichnungsgerät ausgestattet mit der vorrichtung
CA2152181A1 (en) Apparatus and Method for Enabling Elements of a Phase Locked Loop
US5652532A (en) Frequency difference detection apparatus
SE9804604L (sv) Fasdetektorer
KR860005354A (ko) 시간정보 검출장치
KR950016217A (ko) 클럭 신호 생성 장치
JPS6447127A (en) Digital phase control circuit
KR960027637A (ko) 동기신호 검출장치
KR970004321A (ko) 위상동기 루프회로의 검출 위상차신호 출력회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111011

Year of fee payment: 15

EXPY Expiration of term