KR930015935A - TD bus interface method of network synchronizer - Google Patents

TD bus interface method of network synchronizer Download PDF

Info

Publication number
KR930015935A
KR930015935A KR1019910022460A KR910022460A KR930015935A KR 930015935 A KR930015935 A KR 930015935A KR 1019910022460 A KR1019910022460 A KR 1019910022460A KR 910022460 A KR910022460 A KR 910022460A KR 930015935 A KR930015935 A KR 930015935A
Authority
KR
South Korea
Prior art keywords
mgcp
byte
processor
buffer
bus
Prior art date
Application number
KR1019910022460A
Other languages
Korean (ko)
Other versions
KR940007555B1 (en
Inventor
이정희
김옥희
주범순
이창문
박권철
Original Assignee
경상현
재단법인 한국전자통신연구소
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 경상현, 재단법인 한국전자통신연구소 filed Critical 경상현
Priority to KR1019910022460A priority Critical patent/KR940007555B1/en
Publication of KR930015935A publication Critical patent/KR930015935A/en
Application granted granted Critical
Publication of KR940007555B1 publication Critical patent/KR940007555B1/en

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q11/00Selecting arrangements for multiplex systems
    • H04Q11/04Selecting arrangements for multiplex systems for time-division multiplexing

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Communication Control (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

본 발명은 전전자 교환기의 망동기 장치중 삼중화로 구성된 기본클럭 발생 유니트인 DP-PLL(Digital Processing-Phase Locked Loop)내의 제어 프로세서 MGCP(Master clock Generation Processor)와 하위프로세서 PP(Perpheral Processor)와의 TD(Telophony Device)버스를 통한 인터페이스 방법에 관한 것이다.The present invention relates to a TD between a control processor MGCP (Master clock Generation Processor) and a subprocessor PP (Performer Processor) in a DP-PLL (Digital Processing-Phase Locked Loop), which is a basic clock generation unit consisting of triplexing among the network devices of an electronic switching system. (Telophony Device) relates to an interface method via a bus.

본 발명은 MGCP에서 상기 PP로 데이터를 송신하기 위하여 상기 MGCP는 PP로 송신할 데이터가 있는 경우 상기 PP가 정상인가를 확인하는 제1단계(41,42), 상기 제1단계(41,42)후, 상기 PP가 정상이면 먼저 송신 버퍼의 첫번째 바이트를 확인한 후 첫번째 바이트가 H'OO으로 쓰여진 경우, 이는 상기 PP에서 메시지를 읽어갔다는 의미이므로 새로운 정보를 전송하고 끝내는 제2단계(43,44,48), 및 첫번째 바이트가 H'OO이 아닌 경우, 일정시간 대기 후 계속 시도하여 첫번째 바이트가 H'OO이 되지 않으며 상기 PP가 비정상적인 동작을 하고 있음을 기록하고 끝내는 제3단계(45 내지48)로 구성된 것을 특징으로 한다.In the present invention, in order to transmit data from MGCP to the PP, the MGCP checks whether the PP is normal when there is data to be transmitted to the PP (41, 42) and the first steps (41, 42). If the PP is normal, the first byte of the transmission buffer is first checked, and if the first byte is written as H'OO, this means that the message has been read from the PP. 48), and if the first byte is not H'OO, the third step (45 to 48) is to continue after waiting for a predetermined time to record that the first byte is not H'OO and that the PP is abnormal. It is characterized by consisting of).

Description

망동기 장치의 TD버스 인터페이스 방법TD bus interface method of network synchronizer

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음As this is a public information case, the full text was not included.

제1도 3중화된 MGCP와PP의 연결도, 제4도 MGCP와PP로 데이터 송신 순서도, 제5도는 MGCP와 PP의 데이터 수신 순서도.1 is a connection diagram of triplexed MGCP and PP, FIG. 4 is a flow chart of data transmission to MGCP and PP, and FIG. 5 is a flow diagram of data reception of MGCP and PP.

Claims (4)

전전자 교환기 망동기 장치중 기본클럭 발생 유니트를 삼중화로 운용하며 상기 유니트 내의 프로세서 (MGCP(Master clock Generation Processor)와 하위프로세서 PP(Perpheral Processor)와 상기 PP와 3중화로 운용되는 상기 유니트 내의 프로세서 MGCP와 인터페이스하기 위한 TD(Telophony Device)버스를 구성한 장치에서의 TD버스 인터페이스 방법에 있어서; 상기 MGCP에서 상기 PP로 데이터를 송신하기 위하여 상기 MGCP는 상기 PP로 송신할 데이터가 있는 경우 상기 PP가 정상인가를 확인하는 제1단계(41,42), 상기 제1단계(41,42)후, 상기 PP가 정상이면 먼저 송신 버퍼의 첫번째 바이트를 확인한 후 첫번째 바이트가 H'00으로 쓰여진 경우, 이는 상기 PP에서 메시지를 읽어갔다는 의미이므로 새로운 정보를 전송하고 끝내는 제2단계(43,44,48), 및 첫번째 바이트가 H'OO이 아닌 경우, 일정시간 대기 후 계속 시도하여 첫번째 바이트가 H'OO이 되지 않으면 상기 PP가 비정상적인 동작을 하고 있음을 기록하고 끝내는 제3단계(45 내지 48)로 구성된 것을 특징으로 하는 TD버스 인터페이스 방법.MGCP (Master Clock Generation Processor) and Subprocessor PP (Performer Processor) and Processor MGCP in the unit operated in triple with PP. A TD bus interface method in a device configured with a TD (Telophony Device) bus for interfacing with the MGCP, if the MGCP has data to transmit to the PP in order to transmit data from the MGCP to the PP, is the PP normal? After the first step (41,42) of checking, and after the first step (41,42), if the PP is normal, first check the first byte of the transmission buffer and then if the first byte is written as H'00, this is the PP Means that the message has been read from the second step (43, 44, 48) of sending and ending new information, and if the first byte is not H'OO, If the attempt to keep the first byte is not H'OO TD bus interface, characterized in that the PP consisting of the third step of recording, and that the end of an abnormal operation (45 to 48) after. 제1항에 있어서, 상기 MGCP에서 상기 PP로 보낸 정보를 상기 PP에서 수신하는 경우, 상기 PP는 주기적으로 세개의 MGCP를 루우프 내의 송신 버퍼를 확인하므로써 보내려고 하는 데이터가 있는지를 조사하는 제4단계(71,72), 송신 버퍼의 첫번째 바이트가 H'OO가 아니면 송신버퍼의 내용을 읽은 후 송신 버퍼의 첫번째 바이트에 H'OO으로 쓰며 관련 MGCP의 동작상태 기록을 확인하여 정상상태임을 수정 기록한 후 끝내는 제5단계(73 내지 76,78), 및 송신 버퍼의 첫번째 바이트가 H'OO이면 일정시간 기다린 후 계속 시도하여 첫번째 바이트가 H'OO이 되지 않으면 상기 PP가 비정상적인 동작을 하고 있음을 기록하고 마치는 제7단계(73,78,79)를 더 포함하고 있는 것을 특징으로 하는 TD버스 인터페이스 방법.4. The method of claim 1, wherein when the PP receives the information sent from the MGCP to the PP, the PP periodically checks whether there are data to be sent by checking three transmission buffers in the loop. (71,72), If the first byte of the send buffer is not H'OO, after reading the contents of the send buffer, write it as H'OO to the first byte of the send buffer, check the operation status record of the relevant MGCP, and record it as normal. The fifth step (73 to 76,78) to finish, and if the first byte of the transmission buffer is H'OO, wait for a predetermined time and keep trying, and if the first byte does not become H'OO, it records that the PP is abnormal. TD bus interface method characterized in that it further comprises the seventh step (73, 78, 79). 전전자교환기 망동기 장치중 기본 클럭 발생 유니트를 삼중화로 운용하며 상기 유니트 내의 프로세서 MGCP와 하위 프로세서PP와 상기 PP와 3중화로 운용되는 상기 유니트 내의 프로세서 MGCP와 인터페이스 하기 위한 TD버스를 구성한 장치에 TD 인터페이스 방법이 있어서, 상기 MGCP 에서 PP로 부터의 데이터를 수신할 경우 상기MGCP에서 메시지 수신 인터럽트의 발생을 확인하는 제1단계(51), 상기 MGCP는 수신 버퍼의 내용을 읽고 상기 MGCP는 수신버퍼의 내용을 읽어들인 후 수신버퍼의 첫번째 바이트에 H'ff를 쓰고 그리고 상기 PP의 동작상태 기록을 확인하여 비정상적일 경우 정상으로 수정하고 끝내는 제2단계(52 내지 55,59), 주기적으로 메시지가 수신되지 않을 경우 일정시간 기다린 후 상기 PP를 비정상적인 동작상태로 간주하고 상기 MGCP에서 상기 PP의 메시지 수신을 마치는 제3단계(56 내지 59)로 구성된 것을 특징으로 하는 TD버스 인터페이스 방법.The TD bus is used to configure the TD bus for interfacing the processor MGCP and the lower processor PP in the unit and the processor MGCP in the unit operated in the triple with the PP. In the interface method, a first step (51) of acknowledging the occurrence of a message reception interrupt in the MGCP when receiving the data from the PP in the MGCP, the MGCP reads the contents of the receive buffer and the MGCP of the receive buffer After reading the contents, write H'ff to the first byte of the receiving buffer, and check the operation status record of the PP to correct it if it is abnormal and finish the second step (52 to 55,59). If not, wait for a certain period of time and consider the PP to be in an abnormal operating state. TD bus interface method comprising a third step (56 to 59) to finish the scene. 제3항에 있어서, 상기 PP에서 상기 MGCP로 보낼 정보가 있는 경우 먼저 관련 MGCP의 수신 버퍼의 첫번째 바이트를 확인하는 제4단계(61,62), 첫번째 바이트의 내용이 H'ff인 경우 MGCP가 전상태 정보를 읽어 들인 경우 마지막 32번째 정보를 쓴 후 끝내는 제5단계(63,64,65), 및 첫번째 바이트의 내용이 H'ff가 아닌 경우, 잠시동안 기다린 후 다시 시도하여 몇번 시도하여도 복구되지 않는 경우 관련 MGCP를 장애상태로 간주하고 마치는 제3단계(65 내지 68)를 더 포함하고 있는 것을 특징으로 TD버스 인터페이스 방법.4. The method of claim 3, wherein if there is information to be sent from the PP to the MGCP, steps (61, 62) of first checking a first byte of a reception buffer of a related MGCP, and if the content of the first byte is H'ff, If the previous status information is read, the fifth step (63, 64, 65) ends after writing the last 32nd information, and if the contents of the first byte are not H'ff, wait for a while and try again several times. And a third step (65 to 68) of deeming the related MGCP as a failure state and finishing if not recovered. ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.
KR1019910022460A 1991-12-07 1991-12-07 Td/bus interface method of network synchronous apparatus KR940007555B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019910022460A KR940007555B1 (en) 1991-12-07 1991-12-07 Td/bus interface method of network synchronous apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019910022460A KR940007555B1 (en) 1991-12-07 1991-12-07 Td/bus interface method of network synchronous apparatus

Publications (2)

Publication Number Publication Date
KR930015935A true KR930015935A (en) 1993-07-24
KR940007555B1 KR940007555B1 (en) 1994-08-19

Family

ID=19324399

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910022460A KR940007555B1 (en) 1991-12-07 1991-12-07 Td/bus interface method of network synchronous apparatus

Country Status (1)

Country Link
KR (1) KR940007555B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100293364B1 (en) * 1997-12-27 2001-07-12 박종섭 Communication method between main processor and sub processors using common bus in mobile switching center
KR100691419B1 (en) * 2001-02-09 2007-03-09 삼성전자주식회사 Wireless communication apparatus, the method thereof and wireless communication system employing the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100293364B1 (en) * 1997-12-27 2001-07-12 박종섭 Communication method between main processor and sub processors using common bus in mobile switching center
KR100691419B1 (en) * 2001-02-09 2007-03-09 삼성전자주식회사 Wireless communication apparatus, the method thereof and wireless communication system employing the same

Also Published As

Publication number Publication date
KR940007555B1 (en) 1994-08-19

Similar Documents

Publication Publication Date Title
US5093780A (en) Inter-processor transmission system having data link which automatically and periodically reads and writes the transfer data
JPS62227243A (en) Transmission control system
WO1997022045A3 (en) Main memory system and checkpointing protocol for fault-tolerant computer system using a read buffer
US7069305B2 (en) Computer system and a data transfer method thereof using remote direct memory access
KR930015935A (en) TD bus interface method of network synchronizer
JPH08316973A (en) Communication processing means
US5590279A (en) Memory data copying apparatus
US5603057A (en) System for initiating data transfer between input/output devices having separate address spaces in accordance with initializing information in two address packages
JPS6325737B2 (en)
JPS6083451A (en) Synchronous data buffering system
JP2885538B2 (en) Malfunction detection method and recovery method for fixed-length data transfer buffer
JPH10336252A (en) Serial data transfer controller and serial data transfer method
JPS6061859A (en) Data communication system of microcomputer
JP4387488B2 (en) Overflow protection circuit and image transmission apparatus using the same
SU642701A1 (en) Device for interfacing electronic computer with subscribers
JPH02307151A (en) Processor system
JP2511697B2 (en) Data receiver
JPH05224827A (en) Disk mirroring mechanism
JP2573790B2 (en) Transfer control device
JPH03144739A (en) Data transfer control system for duplexed storage device
JPH033043A (en) Semiconductor device
JP2001177544A (en) Data transfer controller, information storage medium and electronic equipment
JPH10326155A (en) Time slot generation device and its action confirming method
JPS5920135B2 (en) Data transfer method
JPH023853A (en) Interface method for cpu

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19980725

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee