KR930015339A - 1비트 2진 데이타의 중간값 결정회로 - Google Patents
1비트 2진 데이타의 중간값 결정회로 Download PDFInfo
- Publication number
- KR930015339A KR930015339A KR1019910023025A KR910023025A KR930015339A KR 930015339 A KR930015339 A KR 930015339A KR 1019910023025 A KR1019910023025 A KR 1019910023025A KR 910023025 A KR910023025 A KR 910023025A KR 930015339 A KR930015339 A KR 930015339A
- Authority
- KR
- South Korea
- Prior art keywords
- value
- bit binary
- intermediate value
- bits
- digital
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
본 발명은 디지탈/아날로그(D/A) 변환시 충분한 데이타로 실제값 접근에 적당하도록 한 4비트 2진수 데이타의 중간값 결정회로에 관한 것이다.
본 발명은 디지탈/아날로그 변환시 보다 많은 디지탈 정보를 제공하기 위해 현재값과 차기값을 각각 갖는 데이타 레지스터와 이것들의 비트를 비교하여 최초 차이가 있는 비트부터 찾아내어 하위비트로 순차적으로 비교값이 같을때까지 찾아 중간값을 도출하는 비교 및 처리논리 회로부와 그 결과를 최종값 데이타 레지스터에 현재값이 처리된 후 저장되도록 하여 실제값과 접근하는 4비트 2진수의 중간값을 얻도록 한다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명 4비트 2진 데이타의 중간값 결정 회로도,
제2도는 제1도에 의한 비교부의 상세회로도,
제3도는 제1도에 의한 처리 논리회로의 상세회로도.
Claims (1)
- 디지탈/아날로그 변환시 보다 많은 디지탈 정보를 제공하기 위해 차기값과 현재값을 각각 갖는 차기값/현재값 데이타 레지스터(1),(2)와, 이 차기값/현재값 데이타 레지스터(1),(2)의 비트를 각각 비교하는 비교부(3)와, 이 비교부(3)의 비교출력과 현재 각 비트의 상태에 따라 처리하여 중간값을 만드는 처리 논리회로부(4)와, 이 논리회로부(4)의 중간값을 입력받고 제어신호(CS)에 따라 상기 현재값 데이타 레지스터(2)의 데이타를 입력받아 저장하는 최종값 데이타 레지스터(5)로 구성됨을 특징으로 하는 4비트 2진수 데이타의 중간값 결정회로.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019910023025A KR940004431B1 (ko) | 1991-12-14 | 1991-12-14 | 4비트 2진 데이타의 중간값 결정회로 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019910023025A KR940004431B1 (ko) | 1991-12-14 | 1991-12-14 | 4비트 2진 데이타의 중간값 결정회로 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR930015339A true KR930015339A (ko) | 1993-07-24 |
KR940004431B1 KR940004431B1 (ko) | 1994-05-25 |
Family
ID=19324831
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019910023025A KR940004431B1 (ko) | 1991-12-14 | 1991-12-14 | 4비트 2진 데이타의 중간값 결정회로 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR940004431B1 (ko) |
-
1991
- 1991-12-14 KR KR1019910023025A patent/KR940004431B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR940004431B1 (ko) | 1994-05-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4677421A (en) | Digital information signal encoding method with reduced run length and improved self-clocking | |
KR890007284A (ko) | 메시지 fifo 버퍼 제어기 | |
US5535402A (en) | System for (N•M)-bit correlation using N M-bit correlators | |
KR940006020A (ko) | 가변장-코드로 엔코드된 신호의 디코딩 장치 | |
FI20060169A (fi) | Menetelmä informaatiosanojen konvertoimiseksi ja tallennusvälineen tuottamiseksi, laite laiteinformaation tallentamiseksi, signaali tallennusväline ja dekoodauslaite | |
CA1236218A (en) | Method and apparatus for digital huffman decoding | |
US4591829A (en) | Run length code decoder | |
KR960042416A (ko) | 최대값 선택회로 | |
EP0920136A3 (en) | Huffman code decoding circuit | |
KR960035436A (ko) | 고밀도 판독 전용 메모리 장치와 디지탈 신호 회복 방법 | |
US5714949A (en) | Priority encoder and variable length encoder using the same | |
KR930015339A (ko) | 1비트 2진 데이타의 중간값 결정회로 | |
KR880012018A (ko) | Ad 변환기 | |
KR970031375A (ko) | 부호변환방법(A code convertion method) | |
KR920005112A (ko) | 디지틀신호기록방법 | |
JPS6126853B2 (ko) | ||
KR920015747A (ko) | Ad변환기 및 ad변환 방법 | |
JP3009007B2 (ja) | 2元符号復号回路 | |
JPH0410716A (ja) | ハフマン符号の復号回路 | |
JPH08316847A (ja) | 可変長符号の復号装置 | |
SU1656574A1 (ru) | Устройство дл сжати информации | |
JP2757716B2 (ja) | ハフマン符号復号回路 | |
SU1137469A2 (ru) | Устройство дл определени старшего значащего разр да | |
JPS5619507A (en) | Coding system | |
KR910010884A (ko) | 논리 문턱전압을 이용한 아날로그/디지탈 변환기 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20050422 Year of fee payment: 12 |
|
LAPS | Lapse due to unpaid annual fee |