KR930015042A - 화합물반도체장치 및 그 제조방법 - Google Patents
화합물반도체장치 및 그 제조방법 Download PDFInfo
- Publication number
- KR930015042A KR930015042A KR1019910023578A KR910023578A KR930015042A KR 930015042 A KR930015042 A KR 930015042A KR 1019910023578 A KR1019910023578 A KR 1019910023578A KR 910023578 A KR910023578 A KR 910023578A KR 930015042 A KR930015042 A KR 930015042A
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor device
- compound semiconductor
- layer
- forming
- voids
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 7
- 239000004065 semiconductor Substances 0.000 title claims description 30
- 150000001875 compounds Chemical class 0.000 title claims description 19
- 239000013078 crystal Substances 0.000 claims abstract 5
- 239000011800 void material Substances 0.000 claims abstract 5
- 238000005253 cladding Methods 0.000 claims 8
- 239000000758 substrate Substances 0.000 claims 7
- 238000000034 method Methods 0.000 claims 6
- 230000005669 field effect Effects 0.000 claims 4
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims 1
- 229910004298 SiO 2 Inorganic materials 0.000 claims 1
- 230000000694 effects Effects 0.000 claims 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 claims 1
- 238000000407 epitaxy Methods 0.000 abstract 1
- 230000003071 parasitic effect Effects 0.000 abstract 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(001)결정면을 가지며 표면에 주플래이트와 20∼40°정도의 각을 이루는 절연막을 형성하고 에피택셜층을 성장하면 결정성장특성에 의해 절연막의 상부에 삼각형의 보이드가 형성되는 것을 이용하여 2번의 에피택시에 의해 전극통로가 내부에 형성되고 게이트전극의 하부와 P형전극 하부의 양측에 보이드들을 가지는 MESFET와 LD를 단차없이 동일침상에 형성한다. 따라서, MESFET와 LD사이에 단차가 없으므로 MESFET의 게이트폭을 작게 만들수 있으며, 또한 삼각형으로 생성된 보이드에 의해 MESFET의 실질적인 게이트 길이를 줄일 수 있어 고주파 동작 특성을 향상시킬 수 있고, P형전극의 하부 양측의 보이드들에 의해 전류제어를 양호하게 하고 보이드들사이의 폭을 좁일 수 있으므로 임계전류를 낮게 할 수 있다. 그리고 MESFET와 LD사이에 전류통로를 외부에 형성하지 않고 내부에 형성하므로 기생캐패시턴스 및 저항등에 의한 전류특성 저하가 발생되지 않고 본딩하기 위한 패드가 필요하지 않으므로 면적을 줄일 수 있으며, 또한 전류통로를 외부에 별도로 형성하지 않으므로 제조공정이 간단하다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 이 발명에 따른 화합물반도체장치의 단면도,
제3도는 이 발명에 따른 화합물반도체장치의 제조공정도이다.
Claims (13)
- 레이저다이오드와 금속-반도체전계효과트랜지스터를 동일한 반도체기판에 구비한 화합물반도체장치에 있어서, 소정의 결정면을 가지는 반절연성 반도체기판과, 상기 반도체기판의 금속-반도체전계효과 트랜지스터 영역의 표면에 주플래트와 소정각을 이루며 길게 형성된 제1역경사면을 이루는 제1도전형의 캡층과, 상기 캡층의 레이저다이오드 영역의 표면에 상기 제1절연막과 평행하는 2개의 제2절연막들과, 상기 제2절연막들이 형성되지 않은 캡층의 표면에 역경사를 이루며 상기 제1절연막의 상부에서 역경사면이 합쳐지는 제1도전형의 제1클래드층과, 상기 제1클래드층의 표면에 형성된 활성층과, 상기 활성층의 소정부분 표면에 형성되며 상기 제2절연막들의 상부에서 역경사면이 합쳐지는 제2도전형의 제2클랜드층과,상기 제1 및 제2절연막들의 상부에 제1 및 제2클래드층에 의해 형성된 삼각형의 제1 및 제2보이드들과, 상기 제1보이드양측의 활성층에 상기 캡층과 겹치도록 형성된 제1도전형 영역들과, 상기 제2보이드들 사이의 제2클래드층에 형성된 제2도전형영역과, 상기 제1 및 제2보이드 사이의 제1도전형 영역을 제외한 제1도전형 영역과 제2도전형 영역의 표면에 형성된 제1 및 제2전극들과, 상기 제1 보이드 상부의 활성층표면에 형성된 제3전극을 구비한 화합물반도체장치.
- 제1항에 있어서, 상기 반도체기판이 GaAs, InP 또는 GaP중 어느 하나인 화합물반도체장치.
- 제1항에 있어서, 상기 반도체기판의 결정면이 (001),(100) 또는 (010)중 어느 하나인 화합물반도체장치.
- 제1항에 있어서, 상기 제1도전형은 N형이고 제2도전형은 P형인 화합물반도체장치.
- 제1항에 있어서, 상기 제1및 제2 절연막들이 주플래트와 20∼30°의 각도를 가지는 화합물반도체장치.
- 제4항에 있어서, 상기 제1및 제2절연막들이 SiO2또는 Si3N4등과 같은 유전체중 어느 하나인 화합물반도체 장치.
- 제1항에 있어서, 상기 제1 및 제2보이드들은 높이가 상기 제1 및 제2절연막들의 폭에 의해 정해지는 화합물반도체장치.
- 제1항에 있어서, 상기 제1 및 제2전극들이 MESFET의 소오스전극 및 LD의 P형전극인 화합물반도체장치.
- 제1항에 있어서, 상기 제3전극이 금속-반도체전계효과 트랜지스터의 게이트전극인 화합물반도체장치.
- 레이저다이오드와 금속-전계효과트랜지스터를 동일칩에 구비한 화합물반도체장치의 제조방법에 있어서, 소정의 결정면을 가지는 반절연성 반도체기판 표면의 금속-반도체전계효과트랜지스터 영역에 주플래트와 소정 각을 이루는 줄무늬형태의 제1절연막을 형성하는 제1공정과, 상기 제1절연막이 형성되지 않은 반도체기판의 표면에 역경사를 이루는 제1도전형의 캡층을 형성하는 제2공정과, 상기 캡층표면의 레이저다이오드 영역에 상기 제1절연막과 평행하는 2개의 제2절연막들을 형성하는 제3공정과 상기 제2절연막들이 형성되지 않은 캡층표면에 역경사를 이루는 제1도전형의 제1클래드층을 형성하는 제4공정과, 상기 제1클래드층의 표면에 활성층을 형성하는 제5공정과, 상기 활성층의 소정부분 표면에 제2도전형의 제2클래드층을 형성하는 제6공정과, 상기 제1보이드 양측의 활성층에 상기 캡층과 겹치도록 제1도전형영역을 형성하는 제7공정과, 상기 제2보이들 사이의 제2클래드층 표면에 제2도전형전극을 형성하는 제8공정과, 상기 제1 및 제2 보이드들 사이의 제1영역을 제외한 제1영역 및 제2영역의 표면과 제1보이드 상부의 활성층표면에 제1 및 제2 및 제3전극들을 형성하는 제9공정을 구비한 화합물 반도체장치의 제조방법.
- 제10항에 있어서, 상기 제1공정과 제3공정에서 제6공정까지 MBE 또는 MOCVD중 어느 하나로 형성하는 화합물반도체장치의 제조방법.
- 제11항에 있어서, 상기 제3공정에서 제6공정까지 한번의 스텝으로 형성하는 화합물반도체장치의 제조방법.
- 제10항에 있어서, 상기 제3 및 제6공정에서 제1 및 제2보이드들이 형성되는 화합물반도체장치의 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910023578A KR940010911B1 (ko) | 1991-12-20 | 1991-12-20 | 화합물 반도체장치 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910023578A KR940010911B1 (ko) | 1991-12-20 | 1991-12-20 | 화합물 반도체장치 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR930015042A true KR930015042A (ko) | 1993-07-23 |
| KR940010911B1 KR940010911B1 (ko) | 1994-11-19 |
Family
ID=19325292
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019910023578A KR940010911B1 (ko) | 1991-12-20 | 1991-12-20 | 화합물 반도체장치 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR940010911B1 (ko) |
-
1991
- 1991-12-20 KR KR1019910023578A patent/KR940010911B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR940010911B1 (ko) | 1994-11-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5364816A (en) | Fabrication method for III-V heterostructure field-effect transistors | |
| US8461631B2 (en) | Composite contact for semiconductor device | |
| US4984036A (en) | Field effect transistor with multiple grooves | |
| US5202896A (en) | Bipolar inversion channel field effect transistor laser | |
| US4631802A (en) | Process for the production of a semiconductor device | |
| US4740822A (en) | Field effect device maintaining a high speed operation in a high voltage operation | |
| US5043777A (en) | Power FETS with improved high voltage performance | |
| US4352116A (en) | Solid state electro-optical devices on a semi-insulating substrate | |
| US4829346A (en) | Field-effect transistor and the same associated with an optical semiconductor device | |
| US4608696A (en) | Integrated laser and field effect transistor | |
| KR930024194A (ko) | 반도체 장치 | |
| KR930015042A (ko) | 화합물반도체장치 및 그 제조방법 | |
| US5670804A (en) | PN-junction gate FET | |
| US5218614A (en) | Semiconductor laser device | |
| US5689124A (en) | Semiconductor device | |
| JPH023540B2 (ko) | ||
| KR930020731A (ko) | 듀얼 게이트 금속 반도체 전계효과 트랜지스터 및 그 제조방법 | |
| US5389807A (en) | Field effect transistor | |
| JP2721513B2 (ja) | 化合物半導体装置の製造方法 | |
| JP3414262B2 (ja) | 化合物半導体エピタキシャルウェハ及び化合物半導体装置 | |
| KR930020705A (ko) | 화합물 반도체장치 및 그 제조방법 | |
| KR930017200A (ko) | 접합전계효과 트랜지스터 및 그 제조방법 | |
| KR940003096A (ko) | 고전자 이동도 트랜지스터 및 그의 제조방법 | |
| JPH05335593A (ja) | 浮動電子通路電界効果トランジスタ及びその製造方法 | |
| JPH0715018A (ja) | 電界効果トランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20061030 Year of fee payment: 13 |
|
| LAPS | Lapse due to unpaid annual fee |