KR930014582A - 확장된 데이타 액세스타임 제어방법 및 장치 - Google Patents

확장된 데이타 액세스타임 제어방법 및 장치 Download PDF

Info

Publication number
KR930014582A
KR930014582A KR1019910022362A KR910022362A KR930014582A KR 930014582 A KR930014582 A KR 930014582A KR 1019910022362 A KR1019910022362 A KR 1019910022362A KR 910022362 A KR910022362 A KR 910022362A KR 930014582 A KR930014582 A KR 930014582A
Authority
KR
South Korea
Prior art keywords
address
bank memories
bank
memory
strobe
Prior art date
Application number
KR1019910022362A
Other languages
English (en)
Other versions
KR940005770B1 (ko
Inventor
성동주
Original Assignee
이헌조
주식회사 금성사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이헌조, 주식회사 금성사 filed Critical 이헌조
Priority to KR1019910022362A priority Critical patent/KR940005770B1/ko
Publication of KR930014582A publication Critical patent/KR930014582A/ko
Application granted granted Critical
Publication of KR940005770B1 publication Critical patent/KR940005770B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Dram (AREA)

Abstract

내용 없음

Description

확장된 데이타 액세스 타임 제어방법 및 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 1 도는 종래의 패스트 페이지 모드에서의 읽기 사이클.
제 2 도는 본발명의 뱅크 메모리 구성도.
제 3 도는 본발명의 SIMM모듈 구성도.
제 4 도는 본발명의 행과 열 어드래스 구성도.
제 5 도는 본발명의 확장된 패스트 페이지 모드에서의 타이밍 사이클이다.
* 도면의 주요부분에 대한 부호의 설명
11~14 : 뱅크 메모리 21 : 어드래스라인
22 :31~34 : SIMM모듈
41~44 :

Claims (4)

  1. 적어도 2개이상의 뱅크메모리로 구성된 메인메모리와, 상기 각각의 뱅크메모리내에 적어도 2개이상 구성되는 SIMM모듈과, 상기 다수개의 뱅크 메모리에 공통으로 연결되는 어드래스라인과및와, 상기 다수개의 뱅크 메모리를 각각 선택해주는와를 구비하여, 행어드래스는 모든 뱅크 메모리에 스트로브 시키고 열어드래스는 각 뱅크 메모리별로 별도로 스트로브 시키도록 한 것을 특징으로 하는 확장된 메모리 데이타 액세스 타임 제어장치.
  2. 제 1 항에 있어서, 상기 다수개의 SIMM모듈에는 공통으로 접속되는와및 어드래스와, 각각 별도로 접속되는및 데이타를 포함하여 이루어진 것을 특징으로 하는 장치.
  3. 메인 메모리의 모든 뱅크 메모리를로 동시에 어설트시키는동시 어설트수단과, 상기 다수개의 뱅크 메모리 각각을로 선택하는선택 수단과, 액세스하려는 어드래스에서 행어드래스와 열어드래스가 나타내는 어드래스를 뱅크 메모리수에 따라 더 상위어드래스 쪽으로 잡는 상위어드래스수단과, 메모리의 쓰기 트랜잭션시 바이트선택은신호로 하는바이트 선택수단과, 상기 행어드래스는 모든 뱅크 메모리에 공통으로 스트로브시키는 공통 스트로브수단과, 상기 열어드래스는 각 뱅크 메모리별로 별도로 스트로브시키는 별도 스트로브수단과를 구비하여, 확장된 패스트 페이지 모드에서 행어드래스의 액세스 타임을 최소화하도록 한 것을 특징으로 하는 확장된 메모리 데이타 액세스 타임 제어 방법.
  4. 제 3 항에 있어서, 메모리의 읽기 및 쓰기 트랜잭션시 먼저 어드래스중 행어드래스(23~14번 비트)를 이전 트랜잭션에서의 행어드래스와 비교하고, 상기 비교결과 두 어드래스가 일치하면 상기를 어설트 할 필요없이 바로를 어설트하도록 한 것을 특징으로 하는 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019910022362A 1991-12-07 1991-12-07 확장된 데이타 액세스 타임 제어방법 및 장치 KR940005770B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019910022362A KR940005770B1 (ko) 1991-12-07 1991-12-07 확장된 데이타 액세스 타임 제어방법 및 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019910022362A KR940005770B1 (ko) 1991-12-07 1991-12-07 확장된 데이타 액세스 타임 제어방법 및 장치

Publications (2)

Publication Number Publication Date
KR930014582A true KR930014582A (ko) 1993-07-23
KR940005770B1 KR940005770B1 (ko) 1994-06-23

Family

ID=19324324

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910022362A KR940005770B1 (ko) 1991-12-07 1991-12-07 확장된 데이타 액세스 타임 제어방법 및 장치

Country Status (1)

Country Link
KR (1) KR940005770B1 (ko)

Also Published As

Publication number Publication date
KR940005770B1 (ko) 1994-06-23

Similar Documents

Publication Publication Date Title
US5519664A (en) Dynamic random access memory persistent page implemented as processor register sets
KR950007834B1 (ko) 반도체 기억장치
KR890017611A (ko) 페이지 모드 메모리에 기억된 정보를 억세스하기 위한 장치 및 방법
KR920013133A (ko) 출력 디스플레이에 가속화된 수직라인의 기록을 제공하기 위한 vram의 액세스 배열용 방법 및 장치
KR920008594A (ko) 다이나믹 메모리 시스템의 타이밍을 동적으로 설정하는 데이타 처리시스템
KR870010551A (ko) 다이나믹 ram
KR920013462A (ko) 반도체 기억장치
KR970029066A (ko) 명령어 인출 방법 및 장치
KR980004964A (ko) 다중 뱅크-다중 포트 메모리 및 시스템과 그를 사용하는 방법
US6212596B1 (en) Synchronous memory and data processing system having a programmable burst length
US6535966B1 (en) System and method for using a page tracking buffer to reduce main memory latency in a computer system
JPS63163937A (ja) メモリ制御装置
KR960015587A (ko) 동기 반도체 메모리 장치 및 동기 동적 램의 감지 과정을 제어하는 방법
KR870011615A (ko) 부분 서입 제어장치
KR890004308B1 (ko) 메모리 억세스 시스템
US6477082B2 (en) Burst access memory with zero wait states
US20020141266A1 (en) Data input/output method
KR930014582A (ko) 확장된 데이타 액세스타임 제어방법 및 장치
JPS592079A (ja) 画像記憶装置
JPS593790A (ja) ダイナミツクメモリ素子を用いた記憶装置
US6785190B1 (en) Method for opening pages of memory with a single command
JP2000195262A (ja) Ｓｄｒａｍ及びｓｄｒａｍのデ―タ・アクセス方法
US20040015645A1 (en) System, apparatus, and method for a flexible DRAM architecture
KR20010085368A (ko) 메모리 칩 및 데이터 기억 방법
KR950009745A (ko) 반도체 기억장치

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19981221

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee