KR930011435B1 - 케이블 단락 시험기 - Google Patents

Abstract

내용 없음.

Description

케이블 단락 시험기

제1도는 본 발명에 따른 케이블 단락 시험기의 블럭도.

제2도는 제1도의 클럭발생기에 대한 상세 회로도.

제3도는 제1도의 2진 카운터 및 멀티플랙서에 대한 상세 회로도.

제4도는 제1도의 표시부에 대한 상세 회로도.

제5도는 제1도의 비교기에 대한 상세 회로도.

* 도면의 주요부분에 대한 부호의 설명

1 : 클럭발생기 2 : 딥스위치부

3 : 2진 카운터 4 : 멀티플랙서

5 : 비교기 6 : 표시부

7 : 테스트할 케이블 8 : 홀드램프

본 발명은 케이블 단락 시험기에 관한 것으로, 특히 멀티플랙서에서 생성된 신호와 케이블을 통해 도달한 신호를 비교하여 케이블의 단락 유무를 테스트할 수 있도록 한 케이블 단락 시험기에 관한 것이다.

케이블의 이상 유무를 확인 분류하기 위해서는 일반적으로 테스트(Tester)를 이용하여 케이블의 각 신호선을 한선씩 점검해야 했으므로 신호선의 수가 많아지면, 그 점검이 매우 번거롭고, 많은 시간이 소요되었다.

더우기, 한 신호선이 인근의 신호선과 단락되었을때는 그이상 유무의 진단이 난해하였다.

따라서 본 발명은 상기한 단점이 해소될 수 있는 케이블 단락 시험기를 제공하는데 그 목적이 있다.

본 발명의 케이블 단락 시험기는 클럭신호를 발생하는 클럭발생기(1)와, 테스트할 케이블(7)의 수를 세팅시키기 위한 딥스위치부(1)가 접속되며 2진 카운터 신호를 출력하는 2진 카운터(3)와, 상기 2진 카운터(3)로 부터의 신호를 멀티플랙싱하는 멀티플랙서(4)와, 상기 멀티플랙서(4)로 부터의 신호 및 상기 멀티플랙서(4)로부터 테스트할 케이블(7)을 경유한 신호를 비교하며, 자기의 출력신호가 상기 2진 카운터(3)에 귀환접속되는 비교기(5)와, 상기비교기(5) 및 상기 클럭발생기(1)부터 공급되는 신호에 따라 작동되는 표시부(6)와, 상기 비교기(5)로부터 접속되는 홀드램프(8)로 구성되는 것을 특징으로 한다.

이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.

제1도는 본 발명에 따른 케이블 단락 시험기의 블럭도로서, 클럭신호를 발생하는 클럭발생기(1)는 2진 카운터(3) 및 BCD 카운터가 구비된 표시부(6)에 접속된다.

상기 2진 카운터(3)에는 딥스위치부(2)가 접속되며, 또한 상기 2진 카운터(3)는 멀티플랙서(4)에 접속된다.

상기 멀티플랙서(4)는 비교기(5)에 직접 접속되는 동시에 테스트할 케이블(7)을 경유해 상기 비교기(5)에 접속된다. 상기 비교기(5)의 출력단에는 홀드램프(8)가 접속되는 동시에 상기 표시부(6) 및 2진 카운터(3)에 귀환접속 구성된다.

상기와 같이 구성된 본 발명의 동작을 설명하면 다음과 같다.

테스트할 케이블의 신호선수를 딥스위치부(2)의 작동에 의해 2진 카운터(3)에 세팅시킨다. 클럭발생기(1)에서 발생된 클럭신호가 상기 2진 카운터(3) 및 표시부(6)내의 BCD 카운터에 공급된다.

상기 2진 카운터(3)의 카운터 출력신호는 멀티플랙서(4)에 공급되고, 멀티플랙서(4)에서는 태스트할 케이블의 신호선수 만큼 입력되는 신호를 분류시킨다.

상기 멀티플랙서(4)에서 분류된 신호의 일부는 직접 비교기(5)에 공급되고, 다른 일부는 테스트할 케이블(7)을 통해 비교기(5)에 공급된다.

상기 비교기(5)에서는 입력되는 신호들의 차이를 비교한다.

상기 비교기(5)에서 비교된 출력신호는 상기 2진 카운터(3) 및 표시부(6)에 공급되어 현재 테스트중인 신호선의 번호를 표시부(6)에 표시하게 되는데, 상기 비교기(5)에서 신호선의 단락등을 검출하면 상기 2진 카운터(3) 및 표시부(6)의 BCD 카운터가 동작을 중단하게 된다. 따라서 현재 상기 표시부(6)에 표시된 번호가 이상이 발생한 신호선의 번호임을 인지할 수 있다.

제2도는 제1도의 클럭발생기에 대한 상세회로도로서, Vcc 단자로부터 저항 R2가 접속점 P1 및 캐패시티 C1을 경유해 접지된다. 상기 접속점 P1 및 Vcc 단자간에는 직렬접속된 다이오드 D1과 저항 R1이 병렬 접속된다.

상기 접속점 P1은 저항 R3 및 두입력 단자가 서로 접속된 게이트 G1을 경유해 클럭속도 제어 IC U1에 접속된다. 클럭속도제어 IC U1에는 캐패시티 C2 내지 C6가 병렬접속되고, 캐패시티 C6 양단자간에는 직렬접속된 캐패시티 C7과 스위치 SW가 병렬접속된다.

상기 클럭속도제어 IC U1의 출력단자는 두입력 단자가 서로 접속된 낸드게이트 G2를 경유해 클럭발생 IC U2에 접속구성되는데, 그 동작을 설명하면 다음과 같다.

Vcc 전원이 공급되는 순간 캐패시티 C1에 의해 상기 클럭속도제어 IC U1이 리셋되어 초기화된 다음 정상 동작상태로 진입된다.

상기 클럭속도제어 IC U1에서는 펄스신호를 출력하게 되는데, 그 속도를 스위치 SW의 ON 또는 OFF에 따라 그 속도가 변환출력되어 게이트 G2에서 반전된다. 반전된 출력이 클럭발생 IC U2에 공급되어 이 IC U2에서 입력되는 신호에 따라서 클럭신호가 발생된다.

제3도는 제1도의 2진 카운터 및 멀티플랙서에 대한 상세 회로도로서, Vcc 단자는 예를 들어 4개로 구성된 딥스위치(9)를 경유해 제1 2진 카운터 IC U3에 접속되는 동시에 직접 제1 2진 카운터 IC U3에 접속된다.

또한 Vcc 단자는 예를 들어 2개로 구성된 딥스위치(10)를 경유해 제2 2진 카운터 IC U4에 접속되는 동시에 직접 제2 2진 카운터 IC U4에 접속되며, 상기 제1 2진 카운터 IC U3의출력단자가 상기 제2 2진카운터 IC U4에 접속된다.

상기 제1 및 제2 2진 카운터 IC U3 및 U4의 각 출력단자는 멀티플랙서 IC U5 내지 UN의 입력단자에 접속된다. 상기 멀티플랙서 IC U5 내지 U7의 각 출력단자는 반전게이트로 구성된 반전부(11 내지 13)를 각기 경유해 출력되는데, 반전부(11 내지 13)는 동일한 구성이다.

상기 멀티플랙서 IC UN의 멀티플랙서(U5 내지 U7)에 구성된 인에이블 단자에 한선씩 접속구성되는데 그 동작을 설명하면 다음과 같다. 딥스위치(9 및 10)가 테스트하려고 하는 케이블의 신호선수에 따라 세팅되고, 클럭신호가 제1 2진 카운터 IC U3에 공급되며, 제2진카운터 IC U3를 경유한 카운터 IC U4에 공급된다.

상기 제1 및 제2 2진 카운터 IC U3 및 U4의 카운터 출력신호가 멀티플랙서 IC U5 내지 UN에 공급된다.

상기 멀티플랙서 IC UN의 출력신호에 따라 상기 멀티플랙서 IC U5 내지 U7 각각은 입력되는 신호를 멀티프랙싱하여 출력하는데, 멀티플랙싱된 신호 각각은 반전부(11 내지 13)에서 반전되어 출력된다.

한편 상기 제1 및 제2 2진 카운터 IC U3 및 U4는 전술한 제1도의 비교기(5)의 출력신호에 따라 인에이블(enable) 또는 디세이블(disable) 된다.

제4도는 제1도의 표시부에 대한 상세회로도로서, 제1 및 제2 BCD 카운터 IC F1 및 F2의 각 출력단자는 쎄븐 세그먼트(seven segment) 구도용 IC F3 및 F4의 출력단자 각각은 제1 및 제2 쎄븐 세그먼트(14 및 15)의 각기 접속 구성된다. 또한 상기 제1 BCD 카운터 IC F1의 TC 출력단자가 상기 제2 BCD 카운터 IC F2에 접속구성되는데, 그 동작은 다음과 같다.

전술한 제2도의 클럭발생기 및 제1도의 비교기(5)의 출력신호가 상기 제1 및 제2 BCD 카운터 IC F1 및 F2에 공급되면, 상기 IC F1 및 F2의 BCD 카운터 출력이 상기 쎄븐 세그먼트 구동용 IC F3 및 F4에 각기 공급된다. 상기 쎄븐 세그먼트 구동용 IC R3 및 F4는 입력되는 신호에 따라 쎄븐 세그먼트(14 및 15)를 작동시킬 수 있는 신호를 생성하여 상기 쎄븐 세그먼트(14 및 15)에 공급함으로써 상기 쎄븐세그먼트(14 및 15)는 입력되는 신호에 따라 그에 상응하는 숫자를 표시하게 된다.

제5도는 제1도의 비교기에 대한 상세회로도로서, 전술한 제3도의 반전부(11 내지 13)를 경유한 멀티플랙서 IC U5, U6 및 U7의 출력신호중의 일부는 직접 비교 IC F5에 공급되도록 접속되고, 나머지 일부는 테스트할 케이블(7)을 경유해 비교 IC F5에 공급되도록 접속되는데, 상기 IC는 본 도면에서는 하나만 도시되었지만 실제로는 동일한 것이 다수개 구성된다.

상기 비교 IC F5의 출력신호가 오아(OR) 게이트 G3에 공급되고, 오아게이트 G3의 출력단자가 전술한 2진 카운터(3) 및 표시부(6)에 귀환 접속되는 동시에 홀드램프(8)를 경유해 접지 구성되는데 그 동작은 다음과 같다.

비교 IC F5에서는 입력되는 두 신호를 비교한다. 다수개 구성된 비교 IC(본 도면에서는 하나만 도시)의 가각 비교된 출력신호가 오아게이트 G3에서 논리조합되어 전술한 2진 카운터(3) 및 표시부(6)에 공급되어 쎄븐 세그먼트(14 및 15)를 이용하여 테스트되는 신호선의 수를 하나씩 증가시키며 표시하게 되는데 이상이 발생한 신호선이 존재하면 그 동작은 멈추게 된다. 즉 상기 쎄븐 세그먼트(14 및 15)에 표시된 숫자가 이상이 발생한 신호선의 번호가 된다.

상술한 바와 같이 본 발명에 의하면 전자기기등에 다양하게 사용되고 있는 신호선 및 전원케이블의 단락상태를 정확하고 신속하게 확인하며, 케이블의 많은 선들 중에서 이상이 있는 선만을 정확하게 분류함으로써 신호의 유지보수에 보다 탁월한 효과가 있다.

Claims (6)

1. 케이블 단락 시험기에 있어서, 클럭신호를 발생하는 클럭발생기(1)와, 테스트할 케이블(7)의 수를 세팅시키기 위한 딥스위치(1)가 접속되며 2진 카운터 신호를 출력하는 2진 카운터(3)와, 상기 2진 카운터(3)로 부터의 신호를 멀티플랙싱하는 멀티플랙서

   (4)와, 상기 멀티플랙서(4)로 부터의 신호 및 상기 멀티플랙서(4)로부터 테스트할 케이블(7)을 경유한 신호를 비교하며, 자기의 출력신호가 상기 2진 카운터(3)에 귀환접속되는 비교기(5)와, 상기 비교기(5) 및 상기 클럭발생기(1)로 부터 공급되는 신호에 따라 작동되는 표시부(6)와, 상기 비교기(5)로부터 접속되는 홀드램프(8)로 구성되는 것을 특징으로 하는 케이블 단락 시험기.
2. 제1항에 있어서, 상기 클럭발생기(1)는 Vcc 단자 및 접지간에 접속점 P1을 통해 직렬접속 구성하는 저항 R2 및 캐패시터 C1과, 상기 저항 R2 양단에 직렬접속된 채로 병렬접속되는 다이오드 D1 및 저항 R1과, 상기 접속점 P1으로부터 직렬접속되는 저항 R3 및 두 입력단자가 서로 접속된 낸드게이트 G1과, 상기 낸드게이트 G1으로부터 접속되는 클럭속도제어 IC U1과, 상기 클럭속도제어 IC U1에 병렬접속되는 캐패시터 C2 내지 C6과, 상기 캐패시터 C6 양단에 직렬접속된 채로 병렬접속되는 캐패시터 C7 및 스위치 SW와, 상기 클럭속도 제어 IC U1으로부터 접속되되, 자신의 두 입력단자가 서로 접속되는 낸드게이트 G2와, 상기 낸드게이트 G2로부터 접속되는 클럭발생 IC U2로 구성되는 것을 특징으로 하는 케이블 단락 시험기.
3. 제1항에 있어서, 상기 제2카운터(3)는 Vcc 단자로부터 딥스위치(9) 및 딥스위치(10)를 각기 경유해 접속되는 제1 및 제2 2진 카운터 IC U3 및 U4로 구성되는 것을 특징으로 하는 케이블 단락 시험기.
4. 제1항에 있어서, 상기 멀티플랙서(4)는 멀티플랙서 IC U5 내지 UN으로 구성되는 것을 특징으로 하는 케이블 단락 시험기.
5. 제1항에 있어서, 상기 표시부(6)는 제1 및 제2 BCD 카운터 IC F1 및 F2와, 상기 제1 및 제2 BCD 카운터 IC F1 및 F2로부터 각기 접속되는 쎄븐 세그먼트 구동용 IC F3 및 F4와, 상기 쎄븐 세그먼트 구동용 IC F3 및 F4로부터 각기 접속되는 쎄븐 세그먼트(14 및 15)로 구성되는 것을 특징으로 하는 케이블 단락 시험기.
6. 제1항에 있어서, 상기 비교기(5)는 상기 멀티플랙서(4) 및 테스트할 케이블(7)로부터 접속되는 다수개의 비교 IC와, 상기 다수개의 비교 IC로부터 접속되는 오아게이트 G3로 구성되는 것을 특징으로 하는 케이블 단락 시험기.