KR930009480B1 - 반도체 소자 제조방법 - Google Patents

반도체 소자 제조방법 Download PDF

Info

Publication number
KR930009480B1
KR930009480B1 KR1019900014500A KR900014500A KR930009480B1 KR 930009480 B1 KR930009480 B1 KR 930009480B1 KR 1019900014500 A KR1019900014500 A KR 1019900014500A KR 900014500 A KR900014500 A KR 900014500A KR 930009480 B1 KR930009480 B1 KR 930009480B1
Authority
KR
South Korea
Prior art keywords
type
gate
forming
oxide film
gate electrode
Prior art date
Application number
KR1019900014500A
Other languages
English (en)
Other versions
KR920007234A (ko
Inventor
이혁재
Original Assignee
금성일렉트론 주식회사
문정환
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 금성일렉트론 주식회사, 문정환 filed Critical 금성일렉트론 주식회사
Priority to KR1019900014500A priority Critical patent/KR930009480B1/ko
Publication of KR920007234A publication Critical patent/KR920007234A/ko
Application granted granted Critical
Publication of KR930009480B1 publication Critical patent/KR930009480B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02293—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

내용 없음.

Description

반도체 소자 제조방법
제 1a-c 도는 종래의 엔모오스 BLDD 제조 공정도.
제 2a-f 도는 본 발명에 따른 엔모오스 BLDD 제조 공정도.
* 도면의 주요부분에 대한 부호의 설명
1 : P형 기판 2 : 게이트 산화막
3 : 게이트 4 : 산화막
4': LTO 사이드월 5,5': N영역
6 : N- 에피택셜층 6': N- 영역
7 : N+ 소오스 드레인 영역
본 발명은 반도체 소자 제조방법에 관한 것으로, 특히 접합깊이를 최소화 하여 쇼트 채널효과(Short Channel Effect)를 줄이는데 적합하도록 한 BLDD(Buried Lightly Doped Drain) 구조의 NMOS 제조방법에 관한 것이다.
제 1a-c 도를 참조하여 종래 BLDD 제조방법을 설명하면 먼저 제 1a 도에서와 같이 P형 기판 (1) 위에 게이트 산화막(2)을 성장시키고 VT조절을 위한 보론(Boron) 이온주입을 실시한 후 제 1b 도에서와 같이 폴리실리콘을 증착한 후 패터닝하여 게이트(3)를 만들고, 그 다음 제 1c 도에서와 같이 150KeV 이상의 고에너지로 비소를, 낮은 에너지로 인(Phosphorous)을 각각 이온주입하여 베리드 N영역(5')과 표면(Surface) N-영역(6')을 형성하고 그 다음 LTD로 사이드월(4')을 형성하고 비소를 이온 주입하여 N+소오스 및 드레인(7)을 형성한다.
그런데 상기와 같은 종래 기술에서는 핫캐리어 효과(Hot Carrier Effect)를 줄일 목적으로 만든 베리드 N영역(5')이 접합(Junction)을 깊게 만들게 되어 쇼트 채널 효과가 몹시 심하게 나타나는 단점이 있었다.
본 발명은 이러한 단점을 해결하기 위해 발명된 것으로, 첨부도면 제 2 도를 참조하여 상세히 설명하면 다음과 같다.
먼저 제 2a 도에서와 같이 P형 반도체 기판(1) 위에 게이트 산화막(2)을 열산화공정에 의해 성장시키고 문턱전압 VT(Threshold Voltage) 조절을 위하여 반도체 기판과 동일 도전형의 보론 이온주입을 실시하고 그 위에 제 2b 도에서과 같이 폴리실리콘(3)과 산화막을 차례로 증착하고 패터닝하여 게이트(3)를 형성하고 산화공정(Oxidation)을 통하여 게이트 전극(3)의 측면에 산화막(4)을 형성한다.
그 다음 제 2c 도에서와 같이 게이트 전극(3)을 마스크로 이용하여 게이트 산화막과 기판을 이방성 식각한다.
이때 식각되는 기판부위는 소오스 및 드레인 영역이 된다.
이어서 낮은 에너지로 비소를 이온주입하여 제 2d 도에서와 같이 베리드 N영역(5)을 형성한 후, 저농도 N형 불순물을 포함한 에피택셜층(6)을 식각된 반도체 기판 영역에 식각된 기판깊이 보다 두껍게 선택적으로 성장시킨다.
이때 에피택셜층(6)의 두께는 차후 형성될 고농도 n형 불순물영역의 접합깊이와 유사하도록 형성하며, 에피택셜층은 소자의 저농도 n형 불순물영역으로 사용되게 된다.
그 다음 제 2e,f 도에서와 같이 전면에 산화막(4)을 형성한 후 이방성 식각하여 게이트 측면에 산화막 측벽을 형성하고 게이트(3)과 산화막 측벽(4)을 마스크로 이용하여 n형 불순물로서 비소를 이온주입하여 고농도 소오스 및 드레인(7)을 형성한다.
따라서 본 발명은 기존 BLDD 구조에서 문제가 되었던 접합깊이를 최소화하므로서 쇼트 채널 효과를 줄일 수 있는 이점이 있다.

Claims (2)

  1. P형 반도체 기판(1) 위에 게이트 산화막(2)을 형성하는 공정과, 상기 게이트 산화막(2) 위에 폴리실리콘과 산화막을 차례로 증착한 후 패터닝하여 게이트 전극(3)을 형성하는 공정, 산화공정에 의해 게이트(3) 측면에 산화막(4)을 형성하는 공정, 게이트 전극을 마스크로 하여 기판을 소정깊이로 이방성식각한 후 n형 불순물을 이온주입하여 베리드 N형 영역(5)을 형성하는 공정, 상기 이방성식각에 의해 노출된 기판 표면에 n형 에피택셜층을 선택적으로 성장시켜 저농도 n형 불순물영역(6)을 형성하는 공정, 게이트 측면에 절연막 측벽을 형성하고 불순물을 이온주입하여 고농도 n형 불순물영역(7)을 형성하는 공정을 포함하는 것을 특징으로 하는 반도체 소자 제조방법.
  2. 제 1 항에 있어서, 상기 에피택셜층은 식각된 반도체 기판의 깊이보다 두껍게 성장시킴을 특징으로 하는 반도체 소자 제조방법.
KR1019900014500A 1990-09-13 1990-09-13 반도체 소자 제조방법 KR930009480B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019900014500A KR930009480B1 (ko) 1990-09-13 1990-09-13 반도체 소자 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019900014500A KR930009480B1 (ko) 1990-09-13 1990-09-13 반도체 소자 제조방법

Publications (2)

Publication Number Publication Date
KR920007234A KR920007234A (ko) 1992-04-28
KR930009480B1 true KR930009480B1 (ko) 1993-10-04

Family

ID=19303579

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900014500A KR930009480B1 (ko) 1990-09-13 1990-09-13 반도체 소자 제조방법

Country Status (1)

Country Link
KR (1) KR930009480B1 (ko)

Also Published As

Publication number Publication date
KR920007234A (ko) 1992-04-28

Similar Documents

Publication Publication Date Title
US4771014A (en) Process for manufacturing LDD CMOS devices
JP2929291B2 (ja) 絶縁ゲート電界効果トランジスタの製造方法
US4729964A (en) Method of forming twin doped regions of the same depth by high energy implant
US4038107A (en) Method for making transistor structures
USRE32800E (en) Method of making mosfet by multiple implantations followed by a diffusion step
GB2074790A (en) Processing for fabricating mosfet devices
US5244823A (en) Process for fabricating a semiconductor device
JPH06204484A (ja) 高速低ゲ−ト／ドレイン容量ｄｍｏｓデバイス
KR970011641B1 (ko) 반도체 장치 및 제조방법
JPH0936354A (ja) トランジスタ及びその製造方法
KR930009480B1 (ko) 반도체 소자 제조방법
JPS5947468B2 (ja) バイポ−ラ・トランジスタの製造方法
JPH03154379A (ja) 半導体装置
KR100419024B1 (ko) 트랜지스터의 제조 방법
KR940001287B1 (ko) 피모오스 ldd 제조방법
KR100299679B1 (ko) 모스트랜지스터제조방법
KR930011542B1 (ko) 바이폴라 트랜지스터 제조방법
KR930011031B1 (ko) Ldd 제조방법 및 구조
KR100358126B1 (ko) 트랜지스터제조방법
KR940010567B1 (ko) Mosfet 제조방법
KR0142787B1 (ko) 모스 트랜지스터 제조방법
KR970003916B1 (ko) 소오스 및 드레인 깊이 확장부를 가진 반도체장치 및 그 제조 방법
KR0175312B1 (ko) 1차폴리와질화막스페이서를갖는lge(laterallygradedemitter)바이폴라트랜지스터제조방법
KR100497221B1 (ko) 반도체 소자의 제조 방법
KR100235980B1 (ko) 모스패트 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20020918

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee