KR930007129Y1 - 팩시밀리 화신호 처리회로 - Google Patents

Abstract

내용 없음.

Description

팩시밀리 화신호 처리회로

제1도는 종래의 팩시밀리 화신호 처리 블록도.

제2도는 본 고안의 팩시밀리 화신호 처리회로도.

제3도는 제2도의 각부 출력파형도.

* 도면의 주요부분에 대한 부호의 설명

1 : 이미지센서 2 : 증폭기

3 : 궤환기 4 : 샘플링/홀드부

5 : 비교기 6 : 인버터

R1-Rr5 : 저항 C1-C3 : 콘덴서

D1 : 다이오드 Q1 : 트랜지스터

본 고안은 팩시밀리 화신호 처리회로에 관한 것으로, 특히 원고자체의 농도레벨인 직류성분을 제거하여 교류 성분신호만으로 2차화처리에 적당하도록한 팩시밀리 화신호 처리회로에 관한 것이다.

제1도는 종래의 팩시밀리 화신호 처리 블록도로서, 이에 도시된 바와 같이 이미지센서(1)의 출력단은 증폭기(2)의 입력단에 접속되고, 그의 출력단은 궤환기(3)와 샘플링/홀드부(4)의 입력단에 접속되며, 궤환기(3)의 출력단은 상기 증폭기(2)의 입력단에 접속되고, 샘플링/홀더부(4)의 출력단은 비교기(5)의 비반전입력단자에 접속되고, 비교기(5)의 반전입력단자는 전원(Vcc) 전압을 분압하는 저항(R₁), (R₂)의 접속점에 접속되며, 비교기(5)의 출력단으로부터 2치화 출력이 출력되도록 구성되어 있는 것으로, 이 종래 회로의 동작 및 문제점을 설명한다.

이미지 센서(1)로부터 출력되는 화정부 신호는 증폭기(2)에 의해 충분한 레벨로 증폭되고, 이 증폭된 화정보 신호는 레벨보정을 위한 궤환기(3)에 입력되는데, 궤환기(3)는 증폭된 신호의 레벨의 높고 낮음에 따라 증폭기(2)의 증폭율을 변화시키게 된다.

이와 같이 증폭기(2)에 의해 증폭된 화정보신호는 샘플링/홀드부(4)에 인가되어 샘플링되고 홀드되며, 이 샘플링/홀드부(4)로부터 출력된 아날로그 화정보신호는 비교기(5)의 비반전입력단자에 입력되고, 이때 그 비교기(5)의 반전입력단자에는 저항(R₁), (R₂)에 의해 분압된 기준전압이 인가되고 있으므로 그 기준전압과의 비교에 의해 2치화 과정이 수행된다. 여기서 저항(R₁), (R₂)에 의해 분압된 기준전압 레벨이 슬라이스(Slice) 레벨로 설정되어 이 기준레벨로 2치화 판별이 수행된다.

그러나, 이와 같은 종래의 회로에 있어서는 원고의 그라운드 레벨에 따라 슬라이스 레벨이 고정되면 화상이 백 또는 흑으로 치우치게 되는 문제점이 발생할 수 있게 되고, MTF(Moduafion Transfer Function)에 의한 영향으로 연속되어 있는 백이나 흑사이의 흑, 백에 대한 데이터를 잃어버리게 되는 문제점이 발생되게 되었다.

본 고안은 이와 같은 종래의 문제점을 감안하여, 원고자체의 농도레벨인 직류성분을 제거하고, 교류성분신호만을 일정한 화신호 클럭으로 2치화시켜 출력함으로써 농도변화에 상관없이 데이터 손실없는 화성을 얻을 수 있게 안출한 것으로, 이를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.

제2도는 본 고안의 팩시밀리 화신호 처리회로로서, 이에 도시한 바와 같이 이미지센서(1)에서 출력되는 화정보신호가 증폭기(2)에서 증폭되고, 그 증폭기(2)의 출력신호가 샘플링/홀드된후 저항(R₁, R₂)에 의한 기준전압과 비교기(5)에서 비교되어 2치화되는 팩시밀리 화신호 처리회로에 있어서, 상기 증폭기(2)의 출력단을 콘덴서(C₁)를 거쳐 에미터가 저항(R₃)을 거쳐 전원(-Vcc)에 접속된 트랜지스터(R₄)을 거쳐 전원(Vcc)에 접속함과 아울러 콘덴서(C₂)를 거쳐 비교기(5)의 비반전입력단자에 접속하며, 샘플링 클럭신호(SCK)를 입력받은 인버터(6)의 출력단을 병렬접속된 다이오드(D₁) 및 콘덴서(C₃)를 역방향으로 통한후 저항(R₅)을 다시 통해 상기 저항(R₁, R₂)에 의해 기준전압이 인가되는 상기 비교기(5)의 반전입력단자에 접속하여 구성한 것으로, 이와 같이 구성된 본 고안의 작용효과를 제3도의 파형도를 참조하여 상세히 설명하면 다음과 같다.

이미지센서(1)로부터 제3a도와 같은 화정보신호가 출력되면, 이 화정보신호는 증폭기(2)에 의해 화정보신호 처리에 필요한 충분한 아날로그 신호로 증폭되고, 이 증폭된 화정보신호는 콘덴서(C₁)에 의해 직류성분이 제거된후 트랜지스터(Q₁)의 베이스에 인가되어 증폭된다.

이 트랜지스터(Q₁)의 콜렉터로부터 제3b도와같이 출력되는 신호는 다시 콘덴서(C₂)에 의해 직류성분이 제거되어 제3c도와 같은 파형의 신호로 된후 비교기(5)의 비 반전 입력단자에 입력된다.

한편, 제3d도에 도시한 바와같은 샘플링 클럭신호(SCK)는 인버터(6)를 통해 반전되고, 병렬접속된 다이오드(D₁) 및 콘덴서(C₃)를 통한 후 저항(R₅)을 다시 통해 저항(R₁, R₂)에 의해 분압된 기준전압과 중첩되어 비교기(5)의 반전입력단자에 기준신호로 입력된다. 따라서 이때 그 비교기(5)은 각 기준비교 클럭신호에 대해 입력된 아날로그 화정보신호를 각각의 PEL 화소단위로 흑인지 또는 백인지를 비교판별하여 제3e도와 같은 2치환 신호를 출력하게 된다.

이상에서 설명한 바와 같이 본 고안은 교류화정보 신호만으로 2치화를 수행하게 되어, 아날로그 화신호의 직류레벨이 원고 농도 레벨에 따라 변동되더라도 변화가 없는 교류신호만 증폭하여 2치화하게 되고, 이에 따라 MTF에 의한 영향도 배제할 수 있게 되어 안정되고 깨끗한 2치화를 얻을 수 있는 효과가 있게 된다.

Claims (1)

1. 이미지센서(1)에서 출력되는 화정보신호가 증폭기(2)에서 증폭되고, 그 증폭된 신호가 샘플링/홀드된 후 저항(R₁, R₂)에 의한 기준전압과 비교기(5)에서 비교되어 2치화되는 팩시밀리 화신호 처리회로에 있어서, 상기 증폭기(2)의 출력단자를 직류성분제거용 콘덴서(C₁)를 통해 트랜지스터(Q₁)의 베이스에 접속한 후 그의 콜렉터를 직류성분제거용 콘덴서(C₂)를 통해 상기 비교기(5)의 비반전 입력단자에 접속하고, 상기 기준전압이 인가되는 비교기(5)의 반전입력단자를 저항(R₅)을 통한후 병렬접속된 다이오드(D₁) 및 콘덴서(C₃)를 다시 통해 샘플링클럭단자(SCK)를 반전하는 인버터(6)의 출력단자에 접속하여 구성된 것을 특징으로 하는 팩시밀리 화신호 처리회로.