KR930006983B1 - 불휘발성 반도체메모리장치 - Google Patents

불휘발성 반도체메모리장치 Download PDF

Info

Publication number
KR930006983B1
KR930006983B1 KR1019900010150A KR900010150A KR930006983B1 KR 930006983 B1 KR930006983 B1 KR 930006983B1 KR 1019900010150 A KR1019900010150 A KR 1019900010150A KR 900010150 A KR900010150 A KR 900010150A KR 930006983 B1 KR930006983 B1 KR 930006983B1
Authority
KR
South Korea
Prior art keywords
memory cell
voltage
drain
value
constant
Prior art date
Application number
KR1019900010150A
Other languages
English (en)
Other versions
KR910003815A (ko
Inventor
세이이치로 요코구라
Original Assignee
가부시키가이샤 도시바
아오이 죠이치
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 도시바, 아오이 죠이치 filed Critical 가부시키가이샤 도시바
Publication of KR910003815A publication Critical patent/KR910003815A/ko
Application granted granted Critical
Publication of KR930006983B1 publication Critical patent/KR930006983B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0433—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and one or more separate select transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0416—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and no select transistor, e.g. UV EPROM

Abstract

내용 없음.

Description

불휘발성 반도체메모리장치
제1도는 본 발명의 불휘발성 반도체메모리장치를 EPROM에서 실시한 경우의 1개의 메모리셀에 관계한 부분의 구성을 나타낸 회로도.
제2도 내지 제4도는 각각 상기 제1도의 실시예 장치에서 이용되는 메모리셀의 특성도.
제5도 내지 제6도 각각 상기 실시예의 EPROM에서 사용되는 정전압회로의 구체적 구성을 나타낸 회로도.
제7도는 상기 제5도 및 제6도에 나타낸 정전압회로의 동작전압의 하한(下限) 특성을 나타낸 도면.
제8도는 LDD구조의 메모리셀의 소자구조를 나타낸 단면도.
제9도는 EPROM에서 사용되는 메모리셀 트랜지스터의 소자구조를 나타낸 단면도.
제10도 및 제11도는 각각 소프트ㆍ라이트(soft write)의 평가를 행할 때의 메모리셀의 특성도이다.
* 도면의 주요부분에 대한 부호의 설명
11 : 메모리셀 12 : MOS트랜지스터
13 : 정전압회로
[산업상의 이용분야]
본 발명은 불휘발성 트랜지스터로 이루어진 메모리셀을 구비하고, 특히 소프트ㆍ라이트(soft write)의 영향을 줄이도록 되어 있는 불휘발성 반도체메모리장치에 관한 것이다.
[종래의 기술 및 그 문제점]
EPROM이나 E2PROM등, 부유게이트형 불휘발성 트랜지스터를 메모리셀로서 구비한 불휘발성 반도체메모리장치에서는 이른바 소프트ㆍ라이트(soft write)라고 불리는 메모리셀의 임계치전압의 변동이 일어난다는 것이 알려져 있다.
이하, 이 소프트ㆍ라이트를 EPROM에 대해서 설명한다. 제9도는 EPROM에서 사용되는 메모리셀 트랜지스터의 소자구조를 나타낸 단면도이다. 도면에서, 31은 예를 들면 P형의 반도체 기판이고, 32는 N+형의 소오스영역, 33은 같은 N+형의 드레인 영역, 34는 제1의 게이트절연막, 35는 제1층째의 다결정실리콘층으로 구성된 부유게이트, 36은 제2의 게이트절연막, 37은 제2층째의 다결정실리콘층으로 구성된 제어게이트이다.
상기 소프트ㆍ라이트에는 여러가지의 모드가 있지만, 그 주된 것으로서, 핫 전자ㆍ모드(hot electron mode)와 러키 전자ㆍ모드 (lucky electron mode)의 2종류 모드가 있다. 상기 핫 전자ㆍ모드는 데이터의 판독에 즈음해서 제9도 중의 메모리셀의 드레인영역(33)에 소정의 드레인전압(VD)을 인가한 때에, 소오스영역(32)으로부터 발생된 전자가 드레인영역(33)과 접하는 기판내에 발생하는 공핍층(空乏層 : 제9도 중의 부호 38)의 전계(電界)에 의해서 가속되어 부유게이트(35)에 트랩되고, 이것에 의해 메모리셀의 임계치전압이 변동하는 모드이다. 또한, 러키, 전자ㆍ모드는 메모리셀의 드레인영역(33)에 소정의 드레인전압(VD)을 인가한 때에, 소오스영역(32)으로부터 발생된 전자가 드레인영역(33)에 도달하기 전에, 제어게이트(37)에 인가된 게이트전압에 의한 전계(電界)에 따라서 부유게이트(35)에 트랩되고, 이것에 의해 메모리셀의 임계치전압이 변동하는 모드이다.
상기 핫 전자ㆍ모드에 의한 메모리셀의 임계치전압의 변동분(
Figure kpo00001
VTH)은 A exp(-
Figure kpo00002
/VD)의 값(단, A,
Figure kpo00003
는 각각 정수)에 비례하지만, 러키 전자ㆍ모드에 의한 메모리셀의 임계치전압의 변동분은 정성적(定性的)으로는 메모리셀 전류 Icell과 제어게이트전압 Vg에 비례한다고 생각할 수 있다.
그런데, 종래, 상기 소프트ㆍ라이트의 평가는 핫 전자ㆍ모드만에 주목하여 행하고 있다. 예를들면, 제10도의 특성도에 나타낸 바와 같이, 횡축에 1/드레인전압(1/VD)을 취하고, 메모리셀의 임계치전압이 0.1V 변동하기 까지의 시간[t(log)]을 종축으로 취하며, 이 특성으로부터 10년의 시간에 대응하는 1/VD의 값을 판독하는 것에 의해서, 드레인전압(VD)의 값을 결정하도록 하고 있다. 전형적인 EPROM의 경우, 1/VD값은 도시한 것과 같이 1/2.0정도여서, 소프트ㆍ라이트가 일어나지 않는 드레이전압(VD)은 2.0(V)전후이다.
한편, 제11도의 특성도에 나타낸 바와 같이, 상기 핫 전자ㆍ모드의 핫 전사의 전류 환산량(Ig)은 제어게이트전압(Vg)에 대해서 어떤 피크값을 가진다. 그리고, VD=2.0(V)일 때에, Ig는 Vg가 약 5(V)인 곳에서 피크값을 가진다. 따라서, Vg의 값이 5(V)이상일 때에, Ig의 값은 상기 피크값 이하로 되고, 소프트ㆍ라이트는 약하게 될 것이다.
이와 같이, 종래에는 소프트ㆍ라이트의 평가를 핫 전자ㆍ모드만에로 주목해서 행하고 있고, 그 결과, 소프트ㆍ라이트는 전원전압(VDD)이 5(V)±10(%)의 범위의 값으로 있을 때에 메모리셀의 드레인전압(VD)을 2(V)전후의 값으로 설정하는 것에 의해서 방지된다고 생각하고 있었다.
그렇지만 최근에는 메모리셀의 드레인전압(VD)의 값을 2(V)전후의 값으로 설정해도 소프트ㆍ라이트가 일어난다는 것이 판명되었다. 더욱이, 그 원인은 상기 러키 전자ㆍ모드에 의한 것이라는 것도 판명되었다.
[발명의 목적]
본 발명은 상기한 바와 같은 사정을 고려해서 이루어진 것으로, 그 목적은 소프트ㆍ라이트의 발생을 종래보다 줄일 수 있는 불휘발성 반도체메모리장치를 제공하고자 함에 있다.
[발명의 구성 및 작용]
본 발명의 불휘발성 반도체메모리장치는 소오스, 드레인, 부유게이트 및 제어게이트를 갖춘 불휘발성 트랜지스터로 이루어진 메모리셀을 구비하고, 데이터를 판독할 때에 외부 전원전압을 강압해서 2(V)이하의 전압을 상기 메모리셀의 드레인으로 인가하도록 한 불휘발성 반도체메모리장치에 있어서, 데이터를 판독할때에 셀전류의 값이 300(㎂)이하로 되도록 상기 메모리셀의 정수를 설정하는 점에 특징이 있다.
상기한 것처럼, 데이터를 판독할때에 메모리셀 전류의 값이 300(㎂)이하로 되도록 메모리셀의 정수를 설정하는 것에 의해, 메모리셀의 임계치전압의 변동이 극히 작아져서, 소프트ㆍ라이트의 발생이 줄어들게 된다.
[실시예]
이하, 도면을 참조해서 본 발명을 실시예에 의해 상세히 설명한다.
제1도는 본 발명의 불휘발성 반도체메모리장치를 EPROM에 실시한 경우, 1개의 메모리셀에 관한 부분의 구성을 나타낸 회로도이다. 도면에서, 11은 소오스, 드레인, 부유게이트 및 제어게이트를 갖춘 불휘발성 트랜지스터로 이루어진 메모리셀로서, 이 메모리셀(11)의 소오스는 OV의 접지전압(Vss)에 접속되어 있다. 또, 이 메모리셀(11)의 드레인은 MOS트랜지스터(12)를 매개해서 전원전압(VDD)에 접속되어 있다. 상기 MOS트랜지스터(12)의 게이트에는 상기 전원전압(VDD)을 강압해서 VDD의 값보다도 낮은 일정한 전압을 발생시키는 정전압회로(13)의 출력전압이 공급되고 있다. 그리고, 이 정전압회로(13)의 출력전압이 이 MOS트랜지스터(12)의 게이트에 공급되는 것에 의해, 상기 메모리셀(11)의 드레인에는 전원전압(VDD)의 값에 관계없이 항상 2.0(V)전후의 전압이 인가되도록, 상기 정전압회로(13)의 출력전압의 값이 설정되어 있다. 또, 상기 메모리셀(11)의 제어게이트에는 데이터의 판독시 및 기입시에 각각 소정값의 전압이 공급되도록 되어 있다. 그리고 데이터 판독의 온 시(on 時)에는 300(㎂)이하의 메모리셀전류가 흐르도록, 이 메모리셀(11)의 여러가지 정수가 설정되어 있다.
상기 메모리셀(11)의 소자구조는, 붕소(11B+)가 가속전압 100(KeV), 도우즈양 2.5×1012(/㎠)의 조건으로 채널이온 주입된 것으로서, 예를들면 상기 제9도의 단면도와, 마찬가지이다. 그리고, 이 메모리셀(11)에서 P형기판(31)의 표면 불순물 농도는 1.3×1015(원자/㎠), 상기 N+형의 소오스 및 드레인영역(32, 33)의 확산깊이 xj는 각각 0.25(㎛), 그 표면 불순물 농도는 4×1020(원자/㎠), 소오스 및 드레인영역(32, 33)의 비정항은 40±5(Ωㆍcm), 부유게이트(35)의 비저항은 35±5(Ωㆍcm), 제어게이트(37)의 비저항은 40±5(Ωㆍcm), 제1의 게이트산화막(34)의 막두께는 250(Å), 제2의 게이트산화막(36)의 막두께는 500(Å), 부유게이트(35)와 제어게이트(37)간의 커플링 비(比)는 2, 채널길이 (L)는 1.2(㎛), 채널폭(W)은 1.5(㎛)와 같이, 각 정수가 설정되어 있다.
그런데, 일반적으로 상기 구조의 메모리셀의 온될 때에 흐르는 메모리셀 전류 Icell의 값은 다음 식으로 주어진다.
Icell=(1/2)ㆍ(W/L)ㆍ(μn/tox)ㆍ(Vg-VTH)2…………………………1
상기 1식에서, μn은 전자의 이동도이고, tox는 상기 제1의 게이트산화막(34)의 막두께이다.
상기 각 정수를 가지는 상기 메모리셀(11)의 드레인에 2(V)전후의 전압이 인가되고 있을때, 7(V)의 제어게이트 전압(Vg)이 인가되어 이 메모리셀(11)이 온 될때에는 약 180(㎂)정도의 메모리셀 전류가 흐른다.
제2도는 상기 제1도 중의 메모리셀(11)에서 제어게이트 전압(Vg)으로서 7(V)를, 소오스전압(Vs)으로서 0(V)를 각각 인가하고, 드레인전압(VD)을 여러가지의 값으로 설정한 후에 장시간 방치한 때의 임계치전압의 변동을 조사한 결과를 나타낸 특성도로서, 종축에는 임계치전압의 변동분[
Figure kpo00004
VTH(V)]을, 횡축에는 경과 시간(t)을 각각 취한 것이다. 마찬가지로 제3도는 상기 제1도 중의 메모리셀(11)에서 소오스전압(Vs)으로서 0(V)를, 드레인 전압(VD)으로서 2.0(V)를 각각 인가하고, 제어게이트전압(Vg)을 패러미터로 취하여 장시간 방치한 때의 임계치전압의 변동을 조사한 결과를 나타낸 특성도로서, 종축에는 임계치전압의 변동분[△VTH(V)]을, 횡축에는 경과 시간(t)을 각각 취하고 있다. 더욱이 제4도는 상기 제1도의 중의 메모리셀(11)에서 소오스전압(Vs)으로서 0(V)를, 제어게이트전압(Vg)으로서 7(V)를 각각 인가하고, 온때의 메모리셀전류 Icell을 패러미터로 취해서 장시간 방치한 때의 임계치전압의 변동을 조사한 결과를 나타낸 특성도로서, 종축에는 임계치전압의 변동분[△VTH(V)]을, 횡축에는 경과 시간(t)을 각각 취하고 있다.
상기 제2도에서 분명한 것과 같이, VD가 1.2(V)~2.0(V)의 범위에서는 변동분[△VTH]은 메모리 드레인전압(VD)에 의하지 않고 거의 일정하게 된다. 이와 같은 현상을 상기 핫 전자ㆍ모드에서는 설명할 수 없다. 그 이유는 드레인전압(VD)의 값이 0.3(V)~0.9(V)의 범위에서는 메모리셀전류 Icell의 값이 드레인전압(VD)의 증가에 따라서 증가한다. 그러나, VD가 1.2(V)~2.0(V)의 범위에서는 드레인전압(VD)의 값이 증가해도 메모리셀전류 Icell의 값은 변화하지 않기 때문이다. 또, 상기 제11도의 특성도를 고려해보면, 제어게이트전압(Vg)이 5(V)이상의 범위에서는 핫 전자의 전류 환산량(Ig)이 피크값 보다도 저하되기 때문에 핫 전자ㆍ모드에서는 임계치전압의 변동이 작아질 것이다. 그러나, 제3도에 나타낸 바와 같이, 제어게이트전압(Vg)이 5(V)이상의 범위에서도 임계치전압의 변동은 Vg에 비례해서 크게 되고 있다. 따라서 이러한 점으로부터, VD가 0(V)~2.0(V)의 범위에서 일어나는 임계치전압의 변동에는, 상기 러키 전자ㆍ모드에 의한 전자가 관계하고 있다고 미루어 생각할 수 있다.
더욱이 제4도에서 분명한 것과 같이, 임계치전압의 변동분(△VTH)을 0.1(V)이하로 억제함에는 Vg가 7(V)인 때에 메모리셀전류 Icell의 값을 300(㎂)이하로 하면 좋다. 또, 제3도의 특성 및 러키 전자ㆍ모드를 고려하면, Vg의 값을 7(V)보다 낮게 하면 할수록 그 만큼 △VTH도 저하된다.
따라서, 상기한 것처럼 메모리셀(11)의 드레인에 2.0(V)전후의 전압을 인가하고, 또한 데이터 판독의 온시에는 300(㎂)이하의 메모리셀전류가 흐르도록 이 메모리셀(11)의 정수를 설정하면, 핫 전자ㆍ모드는 물론 러키 전자ㆍ모드에 의한 임계차전압의 변동을 방지할 수가 있는 바, 이로써 소프트ㆍ라이트의 발생을 종래보다도 줄일 수가 있다.
제5도 및 제6도는 각각 상기 실시예의 EPROM에서 사용되는 정전압회로(13)의 구체적 구성을 나타낸 회로도이다.
제5도의 회로는 전원전압(VDD)과 일정 전압의 출력단자(21)의 사이에 삽입된 디플리선형의 MOS트랜지스터(22)와, 상기 출력단자(21)와 0(V)의 접지전압(VSS)의 사이에 삽입되며 그 임계치전압이 0(V)에 가까운 진성형(I형)의 MOS트랜지스터(23)로 구성되어 있다. 또, 제6도의 회로는 전원전압(VDD)과 접지전압(VSS)의 사이에 삽입된 2개의 저항(24, 25)으로 구성되어 있다.
회로상의 제약때문에 제6도에 나타낸 바와 같은 정전압회로를 사용해야 되는 경우, 전원전압(VDD)이 높게 되면 드레인 전압(VD)도 높게 되기 때문에, 제8도에 나타낸 것과 같은 소자구조의 메모리셀을 사용할 필요가 있다. 이 메모리셀은 LDD구조의 트랜지스터에 의해서 구성되어 있다. 즉, 상기 드레인 영역(33)이 고종도의 N+형 드레인 영역(38)과, 저농도의 N-형 드레인영역(38)으로 구성되어 있다. 이와 같은 구성의 메모리셀을 사용하면, 메모리셀의 드레인측에 저항이 삽입된 것과 등가로 되어 이 저항의 양단간에 전압 강하가 생기는 것에 의해서, 메모리셀의 드레인전압을 저하시킬 수가 있다.
그러나, 상기 제8도와 같은 소자구조의 메모리셀에서는 러키 전자에 의한 기입이 실행되면 메모리셀의 임계치전압이 상승하고 드레인전압(VD)이 높아져서, 제7도 중의 특성(a)으로 나타낸 바와 같이 VDDMIN(동작전압의 하한치)이 높게 되어 버린다.
그래서 제5도에 나타낸 바와 같은 정전압회로를 사용하면, 전원전압(VDD)이 높게 되어도 드레인전압(VD)을 낮게 억누를 수 있어서 제7도 중의 특성(b)으로 나타낸 바와 같이 VDDMIN을 일정하게 해 둘 수가 있다. 따라서 제5도의 정전압회로를 사용하면, 제9도에 나타낸 바와 같은 종래의 소자구조의 메모리셀을 사용할 수 있다.
한편, 본 발명은 상기 실시예에 한정되는 것은 아니고, 여러가지의 변형이 가능한 것은 말할 것도 없다. 예를들면, 상기한 각 정수를 가지는 메모리셀은 통상 1M비트의 집적도를 가지는 EPROM에서 사용되는 경우의 것이지만, 요컨대 온될 때의 메모리셀전류의 값이 300(㎂)이하로 되도록 각 정수가 설정되어 있는 메모리셀이라면 어떠한 것이라도 사용 가능하다. 예를들면, 4M비트의 집적도를 가지는 EPROM에 사용되는 메모리셀에서는 제1의 게이트산화막(34)의 막두께가 200(Å), 부유게이트와 제어게이트간의 커플링 비가 2, 채널길이(L)가 0.9(㎛), 채널폭(W)이 0.8(㎛)와 같이 각 정수가 설정되고, 이 메모리셀의 메모리셀전류는 80(㎂)정도로 할 수 있다. 더욱이, 16M비트의 집적도를 가지는 EPROM에서 사용되는 메모리셀에서는 제1의 게이트산화막(34)의 막두께가 150(Å), 부유게이트와 제어게이트간의 커플링 비가 2, 채널길이(L) 및 채널 폭(W)이 모두 0.6(㎛)과 같이 각 정수가 설정되고, 이 메모리셀의 메모리셀 전류는 50(㎂)정도로 할 수 있다.
더욱이 상기 실시예에서는 본 발명을 EPROM에 실시한 경우에 대해서 설명했지만, 이것은 더욱 더 메모리셀 내에 선택용 트랜지스터가 추가된 E2PROM에도 실시가 가능한 것은 말할 것도 없다.
[발명의 효과]
이상 설명한 것과 같이 본 발명에 의하면, 소프트ㆍ라이트의 발생이 종래보다도 줄어드는 불휘발성 반도체메모리장치를 제공할 수 있다.

Claims (1)

  1. 소오스, 드레인, 부유게이트 및 제어게이트를 갖춘 불휘발성 트랜지스터로 이루어진 메모리셀(11)을 구비하고, 데이터를 판독할 때에 2(V)이하의 전압을 상기 메모리셀의 드레인에 인가하도록 되어 있는 불휘발성 반도체 메모리장치에 있어서, 데이터를 판독할 때에 셀전류의 값이 300(㎂)이하로 되도록 상기 메모리셀의 정수가 설정되는 것을 특징으로 하는 불휘발성 반도체 메모리장치.
KR1019900010150A 1989-07-05 1990-07-05 불휘발성 반도체메모리장치 KR930006983B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP1173558A JPH0338067A (ja) 1989-07-05 1989-07-05 不揮発性半導体メモリ装置
JP1-173558 1989-07-05
JP01-173558 1989-07-05

Publications (2)

Publication Number Publication Date
KR910003815A KR910003815A (ko) 1991-02-28
KR930006983B1 true KR930006983B1 (ko) 1993-07-24

Family

ID=15962777

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900010150A KR930006983B1 (ko) 1989-07-05 1990-07-05 불휘발성 반도체메모리장치

Country Status (5)

Country Link
US (1) US5241498A (ko)
EP (1) EP0406861B1 (ko)
JP (1) JPH0338067A (ko)
KR (1) KR930006983B1 (ko)
DE (1) DE69012457T2 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2630119B2 (ja) * 1991-07-11 1997-07-16 松下電器産業株式会社 電圧設定装置
US5648930A (en) * 1996-06-28 1997-07-15 Symbios Logic Inc. Non-volatile memory which is programmable from a power source
US5838616A (en) * 1996-09-30 1998-11-17 Symbios, Inc. Gate edge aligned EEPROM transistor
US5661687A (en) * 1996-09-30 1997-08-26 Symbios Logic Inc. Drain excluded EPROM cell
US8320191B2 (en) 2007-08-30 2012-11-27 Infineon Technologies Ag Memory cell arrangement, method for controlling a memory cell, memory array and electronic device
KR101400691B1 (ko) 2008-05-14 2014-05-29 삼성전자주식회사 메모리 장치 및 메모리 프로그래밍 방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4203158A (en) * 1978-02-24 1980-05-13 Intel Corporation Electrically programmable and erasable MOS floating gate memory device employing tunneling and method of fabricating same
JPS62222498A (ja) * 1986-03-10 1987-09-30 Fujitsu Ltd 消去及び書き込み可能な読み出し専用メモリ
JPS62229600A (ja) * 1986-03-31 1987-10-08 Toshiba Corp 不揮発性半導体記憶装置
JPS63252481A (ja) * 1987-04-09 1988-10-19 Toshiba Corp 不揮発性半導体メモリ
EP0481531B1 (en) * 1987-05-21 1994-11-30 Kabushiki Kaisha Toshiba Charge transfer device
US5010520A (en) * 1987-07-29 1991-04-23 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device with stabilized data write characteristic
US5095461A (en) * 1988-12-28 1992-03-10 Kabushiki Kaisha Toshiba Erase circuitry for a non-volatile semiconductor memory device

Also Published As

Publication number Publication date
EP0406861B1 (en) 1994-09-14
DE69012457D1 (de) 1994-10-20
US5241498A (en) 1993-08-31
KR910003815A (ko) 1991-02-28
EP0406861A3 (en) 1992-07-22
DE69012457T2 (de) 1995-03-09
EP0406861A2 (en) 1991-01-09
JPH0338067A (ja) 1991-02-19

Similar Documents

Publication Publication Date Title
US5079603A (en) Semiconductor memory device
US5349221A (en) Semiconductor memory device and method of reading out information for the same
KR100306670B1 (ko) Pmos단일다결정비휘발성메모리구조체
US6255690B1 (en) Non-volatile semiconductor memory device
US4495693A (en) Method of integrating MOS devices of double and single gate structure
US6310799B2 (en) Negative resistance device
US4654828A (en) Nonvolatile semiconductor memory
JPH0745794A (ja) 強誘電体メモリの駆動方法
US6545323B2 (en) Semiconductor memory device including a pair of MOS transistors forming a detection circuit
US5340760A (en) Method of manufacturing EEPROM memory device
US6222224B1 (en) Erasable and programmable nonvolatile semiconductor memory, semiconductor integrated circuit device having the semiconductor memory and method of manufacturing the semiconductor memory
KR920009057B1 (ko) 반도체기억장치
US4725875A (en) Memory cell with diodes providing radiation hardness
KR930006983B1 (ko) 불휘발성 반도체메모리장치
US5365098A (en) Non-volatile semiconductor memory having improved erasure characteristics
US5189497A (en) Semiconductor memory device
Wada et al. Limiting factors for programming EPROM of reduced dimensions
US20020066934A1 (en) Eeprom with high channel hot carrier injection efficiency
US5472891A (en) Method of manufacturing a semiconductor device
EP0015676B1 (en) A read only memory
IE52954B1 (en) Control of a signal voltage for a semiconductor device
EP0022266A1 (en) Semiconductor circuit device
US4492973A (en) MOS Dynamic memory cells and method of fabricating the same
JP2891358B2 (ja) 不揮発性記憶集積回路
JPH02355A (ja) 半導体記憶装置

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090626

Year of fee payment: 17

EXPY Expiration of term