KR930006858B1 - 교환시스템에 있어서 상하 구조의 시그널처리를 위한 인터페이스 방법 - Google Patents

Abstract

내용 없음.

Description

교환시스템에 있어서 상하 구조의 시그널처리를 위한 인터페이스 방법

제1도는 본 발명의 구현에 따른 시스템 블럭구성도.

제2도는 종래의 시그널을 처리하는 플로우챠트.

제3도는 본 발명의 시그널을 처리하는 플로우차트.

제4도의 (a)(b)는 송,수신시의 시그널 처리를 위한 플로우챠트도로서, (a)는 송신시의 시그널 처리를 위한 플로우챠트이고, (b)는 수신시의 시그널 처리를 위한 플로우챠트이다.

* 도면의 주요부분에 대한 부호의 설명

10 : 중앙처리장치부 20 : 상위 인터페이스부

30 : 하위 인터페이스부 40 : 상위 프로세서부

50 : 하위 디바이스부 ST₁~ST_n: 시스널링 터미널

PR₁~PR_n: 프로세서

본 발명은 교환 시스템의 시그날 처리방법에 있어서, 하나의 프로세서가 상위 프로세서와의 시그널 통신과 하위 디바이스와의 상태 관리 및 동작을 위한 시그널 통신을 하는 상하의 이중 구조를 갖는 시그널을 처리하는 그 방법에 관한 것이다.

종래에는, 제2도에서 처럼, 상위 레벨 시그널이 존재할 경우 이를 처리하고 시간의 경과를 체크하여 시간이 경과했으면 다시 시작점으로 돌아가는 루프를 돌고 시간이 남아 있을 경우 하위 레벨 시그널을 처리하는 흐름으로 되어 있어 다음과 같은 문제점이 있었다.

첫째는, 상위 레벨 시그널을 반드시 처리한 후 하위 레벨 시그널을 처리하는 구조이기 때문에 상위 레벨 시그널이 폭주할 경우 하위 레벨 시그널에 대해서는 처리속도가 매우 늦어지며 이로 인해 실시간 처리가 최우선이 디바이스 시그널이 누적됨으로해서 시스템 이용에 비효율적이며, 또한 계속해서 지연되는 경우 해당 시그널에 대한 보증이 어렵게 된다. 둘째는 상위 레벨과 하위 레벨의 스케쥴링이 각각 독립적인 일로 등록 되어 수행되어야 함으로써 생성되는 타스크가 추가되어 타스크 스케쥴링 시간이 배가되어야 하는 문제점이 있었다.

이러한 문제점을 해결하기 위한 본 발명은 하나의 프로세서가 이중의 시그널을 처리해야 하는 구조에서 상, 하위 레벨 각각에 시그널을 주고 받을 경우에 상위 레벨엔 정상적인 흐름이 가능하도록 하고, 하위 레벨엔 실시간 최우선의 처리를 달성할 수 있도록 하고, 또 교환 시스템에서의 다중의 시그널처리 구조에도 하나의 일로 여러 시그널을 송, 수신할 수 있도록 상, 하 구조의 시그널 처리를 위한 인테페이스 방법을 제공함에 그 목적이 있다.

이를 첨부된 도면을 참조하여 본 발명의 상세히 설명하면 다음과 같다.

제1도는본 발명의 구현에 따른 시스템 블럭구성도로서, 상, 하위 레벨의 인터페이스부(20)(30)를 통제하여 전체 시그널 관련 일들을 처리하는 중앙처리부(10)와, 각각의 프로세서에 송, 수신 하는 시그널의 순서, 우선순위, 크기, 오류발생 유무등을 체크하여 부정확한 경우에는 재전송 요구 또는 무시하고, 정상적인 시그널의 경우에는 중앙처리 장치부 시그널을 처리할 수 있도록 하는 상위 레벨 인터페이스부(20), 디바이스의 상태를 체크하고 그의 동작을 제어하는 시그널을 처리하는 하위레벨 인터페이스부(30), 상위 프로세서부(40), 자신의 프로세서가 제어할 수 있는 하위 디바이스부(50)로 구성된다.

제3도는 본 발명의 시그널을 처리하는 플로우챠트도로서, 중앙처리장치(10)가 시그널의 존재여부를 체크하여(단계 101) 시그널이 존재하면 상, 하구분을 하여(단계 102)상위 시그널이면 상위 인터페이스부(20)에, 하위 시그널이면 하위 인터페이스(30)에 시그널을 처리토록 하고(단계 103)(단계 104), 각각에 대해 처리후 시간을 체크하여(단계 105)시간이 경과했으면 처음 시작점으로 돌아가고 시간이 경과하지 않았으면 계속 현존하는 시그널을 처리하는 과정으로 되어 있다.

이때 시간경과 이전에 시그널을 모두 처리하고나면 그 남은 시간을 휴지기간(단계 106)으로 한다. 이와 같이 시그널이 존재하는 경우에 상하 구분 없이 동일한 일로 간주하여 처리할 수 있고, 또한 실시간 처리가 강조되는 하위 레벨에 대해서도 신속한 처리가 가능함으로해서 다량의 디바이스에 대한 시그널의 처리가 용이하다는데 있다.

이를 제4도(a)(b)에 의하여 상세히 설명하면 다음과 같다.

사용자와의 인터페이스를 제공하는 중앙처리장치부(10)에서 송신과 수신의 2가지 상황으로 분류해서 설명한다. 먼저 제4도의 (a)에서와 같이 시그널을 송신할 때의 흐름을 보면 시그널이 존재하는가를 체크하여 (단계 301) 존재하면 상위, 하위 레벨로 구분지운다(단계 302), 상위의 시그널이면 포맷팅시킨 후(단계 303), 이 시그널이 올바른 시그널인가에 대한 검색을 실시한 후 올바른 시그널인 경우는 시그널 버퍼(단계304)에 입력하고 이 시그널 처리를 위한 타스크를 수행시간이 되면 원하는 지점을 향해 네트웍 통신을 한다. 또한 하위 레벨 시그널인 경우엔 디바이스의 상태 및 정상 동작에 대한 질의 응답형의 시그널이므로 신속한 처리를 위해 버퍼를 사용하지않고 포맷팅 후에(단계 307)곧바로 원하는 지점에 송신할 수 있도록 스케쥴링 한다(단계 308). 다음에 제4도의 (b)에서의 시그널이 수신했을 경우의 흐름을 보면 도착된 시그널이 있는가를 체크하여(단계 401)상하레벨로의 구분을 실시한다(단계 402), 상위로부터의 시그널인 경우는 그 시그널의 오류발생 유무, 도착지의 정확성, 시그널의 올바른 순서등을 검색하여(단계 404)만일 오류가 발생했으면 재전송을 요구한 후(단계 405) 자신은 기다리는 상태가 되며, 그외 정확성이 결여된 시그널인 경우엔 무시하도록 한다.

이상과 같은 과정이 올바른 경우 버퍼(단계 406)에 시그널을 등록하고 수행순서가 되었을 때 수행되도록 스케쥴링한다(단계 410). 또한 하위일 경우엔 순서대로 시그널이 도착되는 것이 원칙이므로 들어오는 순서대로 스케쥴링 하도록 한다.

이상 설명한 바와같이 본 발명은 하나의 프로세서가 상, 하위 레벨의 시그널을 처리해야 하는 구조에서 상, 하위 레벨 각각에 시그널을 주고 받을 경우에 상위 레벨엔 정상적인 흐름이 가능하도록 하고, 하위 레벨엔 실시간 최우선의 처리를 달성할 수 있도록 하는 방법을 제공하고 있고, 또 교환 시스템에서의 다중의 시그널 처리 구조에도 하나의 일로 여러 시그널을 송, 수신할 수 있도록 하는 방법을 제공하여 종래의 문제점을 제거함에 있다.

Claims (1)

1. 교환 시스템의 시그널 프로세서 및 디바이스간 처리 방법에 있어서, 시그널의 존재 여부를 검출하는 제1단계, 상기 시그널이 상위, 하위 레벨인지를 구분하는 제2단계, 상기 구분된 레벨 시그널에 따라 해당 레벨 인터페이스부(20, 30)에서 각각 시그널을 처리하는 제3단계, 상기 시그널처리후 시간 경과를 체크하는 제4단계로 이루어져 상위 시그널에 대한 스케줄링과 하위 시그널에 대한 스케줄링을 통합하여 한번의 스케줄링으로 처리할 수 있도록 하는 방법을 특징으로 하는 상, 하 구조의 시그널 처리를 위한 인터페이스 방법.