KR930006225B1

KR930006225B1 - 셀프 바이어스 고속 클럭 구동회로

Info

Publication number: KR930006225B1
Application number: KR1019900010615A
Authority: KR
Inventors: 최고희
Original assignee: 금성일렉트론 주식회사; 문정환
Priority date: 1990-07-13
Filing date: 1990-07-13
Publication date: 1993-07-09
Also published as: KR920003642A

Abstract

내용 없음.

Description

셀프 바이어스 고속 클럭 구동회로

제1도는 종래의 클럭 구동회로도.

제2도는 본 발명에 따른 셀프 바이어스 고속 클럭 구동회로도.

제3도는 제2도의 변형실시 회로도.

제4도는 제2도 내지 제3도에서의 요부 파형도.

* 도면의 주요부분에 대한 부호의 설명

1∼4 : 콘덴서 5,6 : 다이오드

11∼23 : 저항 31∼44 : 트랜지스터

50 : 기준전압발생부 60 : 바이어스 전류공급부

70 : 차동증폭기 80 : 버퍼

90 : 클럭에지 보상회로부 100 : 출력구동부

본 발명은 고속용 아날로그/디지탈(A/D) 변환기등에 사용할 수 있는 클럭구동(Clock Driver) 회로에 관한 것으로, 특히 입력된 클럭의 바이어스 레벨(Bias Level)의 변화에도 자동으로 바이어스 레벨을 추적하여 동작하도록 구성된 고속 클럭레벨 시프팅(High Speed Clock Level Shifting) 및 구동에 적당하도록 한 셀프 바이어스 고속 클럭구동(Self-biased high speed clock Dirver) 회로에 관한 것이다.

종래의 기술구성은 제1도에 도시된 바와 같이 저항(11)과 트랜지스터(31,32)로써 바이어스 전류공급부(60)를 구성하고, 저항(12,13) 및 트랜지스터(33,34)로써 차동증폭기(70)를 구성하고, 입력(Vin)이 콘덴서(1)를 통해서 차동증폭기(70)를 구성하는 트랜지스터(33)의 베이스에 인가되도록 구성하고, 차동증폭기(70)를 구성하는 트랜지스터(34)의 베이스는 저항(14) 및 트랜지스터(35,36)로 구성된 기준전압발생부(50)에 의해서 기준전압을 인가받고, 트랜지스터(33,34)의 컬렉터에서 출력을 얻어 트랜지스터(37,38)와 저항(15,16)으로 구성된 버퍼(80)를 통한 후 트랜지스터(39,40)와 저항(17)으로 구성된 출력구동부(100)를 통해서 출력(Vo)를 얻도록 구성되어 있다.

따라서, 입력(Vin)에 클럭신호가 인가되면 콘덴서(1)에서 직류를 차단하고 트랜지스터(33)의 베이스에 클럭신호만 입력되며, 트랜지스터(34)의 베이스는 저항(14) 및 트랜지스터(35,36)에 의해서 기준전압이 설정되어 있으므로 차동증폭기(70)에 입력된 클럭신호는 기준전압과 비교증폭된 후 버퍼(80)를 통해서 출력구동부(100)를 구동한다.

출력구동부(100)에서는 트랜지스터(39)의 베이스가 하이이면 트랜지스터(40)의 베이스는 로우이므로 트랜지스터(39)가 온(ON)되고, 따라서 저항(17)과 트랜지스터(39)를 통해서 출력로드(Output Load)에 전류를 공급하게 되며 이때 출력(Vo)은 하이가 된다.

이와는 반대로 트랜지스터(39)의 베이스가 로우가 되고, 트랜지스터(40)의 베이스가 하이가 되어 트랜지스터(40)가 온되면 출력로드에서 트랜지스터(40)를 통하여 전류를 싱크(sink)하게 되며 이때 출력(Vo)은 로우가 된다.

따라서 어떤 입력클럭에 대해서 "0" 레벨을 기준으로 일정레벨까지 레벨을 쉬프트함과 동시에 로드를 구동한다.

그러나 이와 같은 기술구성에 있어서는 직류차단용 콘덴서(1)를 이용하여 클럭의 직류를 제거하여 차동증폭기(70)에 인가하여 주기 때문에 클럭의 속도가 저하되며, 전체회로 통과시에 회로내의 기생 캐패시턴스에 의해서 클럭의 에지(edge) 부분이 찌그러져서 속도의 저하 요인이 되는 문제점이 있었다.

본 발명은 이와 같은 종래의 문제점을 감안하여, 입력클럭신호에 의해 기준전압을 설정하고, 클럭의 에지 부분을 보정하여 왜곡의 발생을 방지함으로써 고속의 동작이 가능하도록 창안한 것으로, 이를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.

제2도는 본 발명에 따른 셀프 바이어스 고속 클럭 구동회로도로서, 이에 도시한 바와 같이 저항(12) 및 콘덴서(2)로 기준전압발생부(50)를 구성하고, 저항(11)과 콘덴서(1)를 통하여 저항(14∼16)과 트랜지스터(33∼36) 및 다이오드(5,6)로 구성된 차동증폭기(70)의 입력인 트랜지스터(33)의 베이스에 입력(Vin)이 인가되도록 구성하며, 저항(13)과 트랜지스터(31,32,38,40)로 구성된 바이어스 전류공급부(60)에 의해서 바이어스전류가 공급되고, 저항(17,18)과 트랜지스터(37,39)로 구성된 버퍼(80)에 의해 출력구동부(100)를 구동하도록 하고, 저항(19,20)과 트랜지스터(41∼44)로 출력구동부(100)를 구성한다.

또한 콘덴서(3,4)로 클럭에지 보상회로(90)를 구성한다.

따라서 전체적으로 입력(Vin)에서 클럭의 에지부분을 보상하고 와이드 밴드(Wide Band) 차동증폭기(70)를 통해서 클럭을 증폭하며 출력을 구동하기 전에 다시 한번 클럭에지를 보상하도록 하여 고속동작이 가능하도록 회로가 구성된다.

이와 같이 구성된 본 발명의 작용, 효과를 설명하면 다음과 같다.

입력(Vin)에 제4a도와 같은 클럭신호가 입력되면, 제4c도에 도시된 바와 같이 저항(12)과 콘덴서(2)를 이용하여 적분동작에 의해 차동증폭기(70)의 기준전압(Vref)을 만들고, 제4b도에 도시된 바와 같이 콘덴서(1)와 저항(11)을 통해서 입력 클럭신호의 에지부분을 강화시켜 차동증폭기(70)의 입력인 트랜지스터(33)의 베이스에 입력되고, 이에 따라 고속신호에 대해서도 클럭신호를 왜곡없이 전달할 수 있도록 와이드밴드에 적합한 차동증폭기(70)에서 적당한 이득을 얻어 버퍼(80)를 통해서 제4d, e도와 같이 출력구동에 충분한 레벨의 클럭신호를 주게 된다.

이때 출력구동부(100)에서 트랜지스터(41)의 베이스가 하이이고, 트랜지스터(43)의 베이스가 로우이면 트랜지스터(41)는 온되고 트랜지스터(43,42)는 오프, 트랜지스터(44)는 온되며, 반대로 트랜지스터(41)의 베이스가 로우이고, 트랜지스터(43)의 베이스가 하이이면 트랜지스터(43)는 온되고, 트랜지스터(41,42,44)가 오프가 되어 출력(Vo) 및 반전출력(

)이 제4h, i도와 같이 서로 반대신호의 클럭신호를 발생하게 된다. 이때 콘덴서(3)(4)에 의해서 제4f, g도와 같이 클럭신호의 에지 부분을 검출하여 트랜지스터(42,44)를 동작시킴으로해서 고속신호에서도 클럭신호의 왜곡없이 출력을 낼 수 있도록 한다.

따라서 전체적인 회로의 동작은 입력된 클럭신호를 에지부분을 왜곡없이 최종 출력인 Vo 및

에 나타나도록 입력 및 출력에 에지보상회로를 내장하였으며 입력되는 클럭신호의 직류 바이어스 레벨이 변하더라도 저항(12)과 콘덴서(2)의 기준전압발생부(50)에 의해서 차동증폭기(70)의 기준전압을 자동으로 클럭 바이어스 레벨에 맞출 수 있도록 한다.

제3도는 제2도의 변형 실시회로도로서, 이에 도시한 바와 같이 클럭에지 보상회로부(90)의 콘덴서(3), (4)에 저항(23), (24)을 병렬 접속하고 구성하고, 이 회로의 동작과정은 상기에서 설명한 제2도의 동작과정과 동일하게 된다.

이상에서 설명한 바와 같이 본 발명에 따른 셀프 바이어스 고속 클럭 구동회로는 입력된 클럭신호의 직류레벨에 따라 자동으로 차동증폭기의 기준전압을 설정하고 고속동작시에 클럭의 에지 부분의 왜곡문제를 해결하여 출력을 얻을 수 있도록 입력 및 출력단에 에지보상회로를 추가함으로써 고속 클럭 구동회로로 동작되도록 하며, 출력(Vo)과 반전출력(

)을 발생할 수 있어 회로추가 없이도 클럭(clock) 및 반전클럭

신호를 얻을 수 있는 효과를 갖게 된다.

Claims

입력클럭신호를 적분하여 기준전압으로 출력하는 기준전압발생부(50)와, 상기 입력클럭신호의 에지부분을 강화하는 콘덴서(1) 및 저항(11)과, 바이어스 전류를 공급하는 바이어스 전류공급부(60)와, 상기 바이어스 전류공급부(60)의 바이어스 전류를 공급받고, 상기 콘덴서(1) 및 저항(11)을 통한 입력클럭신호를 상기 기준전압발생부(50)의 기준전압과 차동증폭하는 차동증폭기(70)와, 상기 바이어스 전류공급부(60)의 바이어스 전류를 공급받고 상기 차동증폭기(70)의 두 출력신호를 완충증폭하여 출력하는 버퍼(80)와, 상기 버퍼(80)의 두 출력신호를 미분하여 에지보상 신호로 출력하는 클럭에지 보상회로부(90)와, 상기 버퍼(80)의 두 출력신호를 상기 클럭에지 보상회로부(90)의 에지보상신호에 의해 에지부분을 보상하여 출력하는 출력구동부(100)로 구성하여 된 것을 특징으로 하는 셀프 바이어스 고속 클럭 구동회로.