JPH05152870A - 演算増幅器 - Google Patents
演算増幅器Info
- Publication number
- JPH05152870A JPH05152870A JP3314932A JP31493291A JPH05152870A JP H05152870 A JPH05152870 A JP H05152870A JP 3314932 A JP3314932 A JP 3314932A JP 31493291 A JP31493291 A JP 31493291A JP H05152870 A JPH05152870 A JP H05152870A
- Authority
- JP
- Japan
- Prior art keywords
- stage
- output
- nmos
- gate
- operational amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
- H03F3/3001—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor with field-effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/153—Feedback used to stabilise the amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/30—Indexing scheme relating to single-ended push-pull [SEPP]; Phase-splitters therefor
- H03F2203/30006—Indexing scheme relating to single-ended push-pull [SEPP]; Phase-splitters therefor the push and the pull stages of the SEPP amplifier are both current mirrors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/30—Indexing scheme relating to single-ended push-pull [SEPP]; Phase-splitters therefor
- H03F2203/30018—A series coupled active resistor and capacitor are coupled in a feedback circuit of a SEPP amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45224—One output of the differential amplifier being taken into consideration
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45274—Level shifting stages are added to the differential amplifier at a position other than the one or more inputs of the dif amp
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【目的】 出力段ＭＯＳトランジスタのチャネル幅Ｗ対
チャネル長Ｌの比Ｗ／Ｌを大きくすることなく、低抵抗
出力負荷を駆動できるＣＭＯＳ構成の演算増幅器を提供
する。 【構成】 入力信号を差動増幅段５０で差動増幅し、そ
の出力をレベルシフト段６０でレベルシフトした後、第
１の増幅段７０で増幅し、出力段９０内のＰＭＯＳ９１
をオン状態にし、出力端子９３へ電流を出力する。この
とき、差動増幅段５０の出力は、第２の増幅段８０で増
幅され、出力段９０内のＮＭＯＳ９２がオフ状態へと移
行する。ここで、第２の増幅段８０内の負荷ＭＯＳ８２
がＮＭＯＳ９２と同一特性を持つため、該ＮＭＯＳ９２
が完全にオフの領域にならない。そのため、クロスオー
バ歪を小さくできる。
チャネル長Ｌの比Ｗ／Ｌを大きくすることなく、低抵抗
出力負荷を駆動できるＣＭＯＳ構成の演算増幅器を提供
する。 【構成】 入力信号を差動増幅段５０で差動増幅し、そ
の出力をレベルシフト段６０でレベルシフトした後、第
１の増幅段７０で増幅し、出力段９０内のＰＭＯＳ９１
をオン状態にし、出力端子９３へ電流を出力する。この
とき、差動増幅段５０の出力は、第２の増幅段８０で増
幅され、出力段９０内のＮＭＯＳ９２がオフ状態へと移
行する。ここで、第２の増幅段８０内の負荷ＭＯＳ８２
がＮＭＯＳ９２と同一特性を持つため、該ＮＭＯＳ９２
が完全にオフの領域にならない。そのため、クロスオー
バ歪を小さくできる。
Description
【０００１】
【産業上の利用分野】本発明は、ＣＭＯＳ（相補型ＭＯ
Ｓトランジスタ）による集積回路上につくられ、アナロ
グ信号の加減算等に用いられる演算増幅器、特に低抵抗
負荷に対しても電源電圧近くまで出力電圧を出力でき、
入力信号の非印加時には消費電力の低い演算増幅器に関
するものである。
Ｓトランジスタ）による集積回路上につくられ、アナロ
グ信号の加減算等に用いられる演算増幅器、特に低抵抗
負荷に対しても電源電圧近くまで出力電圧を出力でき、
入力信号の非印加時には消費電力の低い演算増幅器に関
するものである。
【０００２】
【従来の技術】従来、この種の演算増幅器には、例えば
次のような文献に記載されるものがあり、以下その構成
を図を用いて説明する。
次のような文献に記載されるものがあり、以下その構成
を図を用いて説明する。
【０００３】文献；IEEE JOURNAL OF SOLID STATE CIRC
UITS、SC-17 [6](1982−12）（米）PAUL R.GRAY AND RO
BERT G.MEYER“モス オペレーショナル アンプリファ
イヤー デザイン ア トゥトリアル オーバビュー
(MOS Operational Amplifier Design A Tutorial Overv
iew ) ” P．969-981 図２は、前記文献に記載された従来の演算増幅器の一構
成例を示す回路図である。この演算増幅器は、逆相入力
端子１１及び正相入力端子１２に供給される入力電圧差
を差動増幅する差動増幅段１０と、該差動増幅段１０の
出力をレベルシフトするレベルシフト段２０と、該レベ
ルシフト段２０の出力により相補的にオン，オフ動作し
て出力端子３３から出力電圧を出力する出力段３０と
を、備えている。さらに、出力端子３３の出力電圧を差
動増幅段１０へ帰還する発振防止用の位相補償手段４０
が設けられている。
UITS、SC-17 [6](1982−12）（米）PAUL R.GRAY AND RO
BERT G.MEYER“モス オペレーショナル アンプリファ
イヤー デザイン ア トゥトリアル オーバビュー
(MOS Operational Amplifier Design A Tutorial Overv
iew ) ” P．969-981 図２は、前記文献に記載された従来の演算増幅器の一構
成例を示す回路図である。この演算増幅器は、逆相入力
端子１１及び正相入力端子１２に供給される入力電圧差
を差動増幅する差動増幅段１０と、該差動増幅段１０の
出力をレベルシフトするレベルシフト段２０と、該レベ
ルシフト段２０の出力により相補的にオン，オフ動作し
て出力端子３３から出力電圧を出力する出力段３０と
を、備えている。さらに、出力端子３３の出力電圧を差
動増幅段１０へ帰還する発振防止用の位相補償手段４０
が設けられている。
【０００４】差動増幅段１０は、正電源ｖ+ と負電源ｖ
- との間に接続されており、逆相入力端子１１によりゲ
ート制御されるＮチャネルトランジスタ（以下、ＮＭＯ
Ｓという）１３、正相入力端子１２によりゲート制御さ
れるＮＭＯＳ１４、ゲートにバイアス電圧ｖb が印加さ
れて定電流作用をするＮＭＯＳ１５、及び負荷用のＰチ
ャネルＭＯＳトランジスタ（以下、ＰＭＯＳという）１
６，１７より構成されている。レベルシフト段２０は、
正電源ｖ+ と負電源ｖ- 間に直列接続されたＮＭＯＳ２
１，２２より構成されている。出力段３０は、正電源ｖ
+ と負電源ｖ- 間に直列接続されたＰＭＯＳ３１及びＮ
ＭＯＳ３２より構成されている。発振防止用の位相補償
手段４０は、ＮＭＯＳ４１、ＰＭＯＳ４２、及びキャパ
シタ４３，４４より構成されている。
- との間に接続されており、逆相入力端子１１によりゲ
ート制御されるＮチャネルトランジスタ（以下、ＮＭＯ
Ｓという）１３、正相入力端子１２によりゲート制御さ
れるＮＭＯＳ１４、ゲートにバイアス電圧ｖb が印加さ
れて定電流作用をするＮＭＯＳ１５、及び負荷用のＰチ
ャネルＭＯＳトランジスタ（以下、ＰＭＯＳという）１
６，１７より構成されている。レベルシフト段２０は、
正電源ｖ+ と負電源ｖ- 間に直列接続されたＮＭＯＳ２
１，２２より構成されている。出力段３０は、正電源ｖ
+ と負電源ｖ- 間に直列接続されたＰＭＯＳ３１及びＮ
ＭＯＳ３２より構成されている。発振防止用の位相補償
手段４０は、ＮＭＯＳ４１、ＰＭＯＳ４２、及びキャパ
シタ４３，４４より構成されている。
【０００５】この演算増幅器は、入力端子１１，１２に
入力電圧が供給されている有信号時に、出力端子３３に
接続された出力負荷に対して大電流を供給し、入力端子
１１，１２に入力電圧が供給されていない無信号時に
は、出力段３０に流れる電流を小さくするいわゆるＡＢ
級の演算増幅器として動作する。
入力電圧が供給されている有信号時に、出力端子３３に
接続された出力負荷に対して大電流を供給し、入力端子
１１，１２に入力電圧が供給されていない無信号時に
は、出力段３０に流れる電流を小さくするいわゆるＡＢ
級の演算増幅器として動作する。
【０００６】即ち、逆相入力端子１１に対して正相入力
端子１２に正の入力電圧が供給されると、その入力電圧
が差動増幅段１０で差動増幅され、その出力がレベルシ
フト段２０でレベルシフトされた後、該レベルシフト段
２０の出力によって出力段３０内のＰＭＯＳ３１がオン
状態となる。このとき、出力段３０内のＮＭＯＳ３２は
オフ状態へ移行する。そして、正電源ｖ+ から出力段３
０内のＰＭＯＳ３１を介して、出力端子３３へ出力電流
が出力される。
端子１２に正の入力電圧が供給されると、その入力電圧
が差動増幅段１０で差動増幅され、その出力がレベルシ
フト段２０でレベルシフトされた後、該レベルシフト段
２０の出力によって出力段３０内のＰＭＯＳ３１がオン
状態となる。このとき、出力段３０内のＮＭＯＳ３２は
オフ状態へ移行する。そして、正電源ｖ+ から出力段３
０内のＰＭＯＳ３１を介して、出力端子３３へ出力電流
が出力される。
【０００７】この種の演算増幅器において、小さな出力
負荷抵抗に対して電源電圧近くまで出力電圧を出力させ
るためには、出力負荷抵抗に対して大きな電流を流す必
要がある。そのため、出力段３０を構成するＰＭＯＳ３
１及びＮＭＯＳ３２のチャネル幅Ｗ対チャネル長Ｌの比
Ｗ／Ｌを大きくとらなければならない。他の方法とし
て、出力段３０の入力、つまり差動増幅段１０の出力振
幅を大きくすることも考えられるが、該差動増幅段１０
を構成する各トランジスタを飽和領域で動作させるため
に該差動増幅段１０の出力振幅をあまり大きくとること
ができない。従って、図２の演算増幅器では、低抵抗出
力負荷に対して大電流を流すために、Ｗ／Ｌ比を大きく
する方法がとられる。
負荷抵抗に対して電源電圧近くまで出力電圧を出力させ
るためには、出力負荷抵抗に対して大きな電流を流す必
要がある。そのため、出力段３０を構成するＰＭＯＳ３
１及びＮＭＯＳ３２のチャネル幅Ｗ対チャネル長Ｌの比
Ｗ／Ｌを大きくとらなければならない。他の方法とし
て、出力段３０の入力、つまり差動増幅段１０の出力振
幅を大きくすることも考えられるが、該差動増幅段１０
を構成する各トランジスタを飽和領域で動作させるため
に該差動増幅段１０の出力振幅をあまり大きくとること
ができない。従って、図２の演算増幅器では、低抵抗出
力負荷に対して大電流を流すために、Ｗ／Ｌ比を大きく
する方法がとられる。
【０００８】
【発明が解決しようとする課題】しかしながら、上記構
成の演算増幅器では、低抵抗出力負荷に対応するため
に、出力段３０を構成するトランジスタのＷ／Ｌ比を大
きくするので、ＡＢ級の演算増幅器であっても、無信号
時の消費電流の増加が避けられない。しかも、出力段３
０を構成するトランジスタも大きくなるので、集積回路
（以下、ＩＣという）化の際のチップ占有面積の増加も
避けられず、それらを解決することが困難であった。
成の演算増幅器では、低抵抗出力負荷に対応するため
に、出力段３０を構成するトランジスタのＷ／Ｌ比を大
きくするので、ＡＢ級の演算増幅器であっても、無信号
時の消費電流の増加が避けられない。しかも、出力段３
０を構成するトランジスタも大きくなるので、集積回路
（以下、ＩＣという）化の際のチップ占有面積の増加も
避けられず、それらを解決することが困難であった。
【０００９】本発明は、前記従来技術が持っていた課題
として、低抵抗出力負荷を駆動するときに無信号時の消
費電力が増加する点と、ＩＣ化におけるチップ占有面積
の増加という点について解決した演算増幅器を提供する
ものである。
として、低抵抗出力負荷を駆動するときに無信号時の消
費電力が増加する点と、ＩＣ化におけるチップ占有面積
の増加という点について解決した演算増幅器を提供する
ものである。
【００１０】
【課題を解決するための手段】前記課題を解決するため
に、第１の発明は、入力信号を差動増幅する差動増幅段
と、前記差動増幅段の出力に基づき相補的動作を行うＰ
ＭＯＳ及びＮＭＯＳを有する出力段とを、備えたＣＭＯ
Ｓ構成の演算増幅器において、次のような手段を設けて
いる。即ち、この第１の発明では、前記差動増幅段の出
力のレベルシフトを行うレベルシフト段と、第１の負荷
ＭＯＳを有し、前記レベルシフト段の出力を増幅して前
記ＰＭＯＳをゲート制御する第１の増幅段と、第２の負
荷ＭＯＳを有し、前記差動増幅段の出力を増幅して前記
ＮＭＯＳをゲート制御する第２の増幅段と、前記第１と
第２の増幅段の各出力をそれぞれインピーダンス変換し
てキャパシタにより前記差動増幅段に対して帰還をかけ
る発振防止用の位相補償手段とを、設けている。
に、第１の発明は、入力信号を差動増幅する差動増幅段
と、前記差動増幅段の出力に基づき相補的動作を行うＰ
ＭＯＳ及びＮＭＯＳを有する出力段とを、備えたＣＭＯ
Ｓ構成の演算増幅器において、次のような手段を設けて
いる。即ち、この第１の発明では、前記差動増幅段の出
力のレベルシフトを行うレベルシフト段と、第１の負荷
ＭＯＳを有し、前記レベルシフト段の出力を増幅して前
記ＰＭＯＳをゲート制御する第１の増幅段と、第２の負
荷ＭＯＳを有し、前記差動増幅段の出力を増幅して前記
ＮＭＯＳをゲート制御する第２の増幅段と、前記第１と
第２の増幅段の各出力をそれぞれインピーダンス変換し
てキャパシタにより前記差動増幅段に対して帰還をかけ
る発振防止用の位相補償手段とを、設けている。
【００１１】第２の発明では、第１の発明の第１の負荷
ＭＯＳを、前記ＰＭＯＳと同一の特性を持ちゲート及び
ドレインが接続されたＰＭＯＳで構成し、さらに第２の
負荷ＭＯＳを、前記ＮＭＯＳと同一の特性を持ちゲート
及びドレインが接続されたＮＭＯＳで構成する。そし
て、前記位相補償手段内のインピーダンス変換を、ソー
スホロワ段で行う構成にしている。
ＭＯＳを、前記ＰＭＯＳと同一の特性を持ちゲート及び
ドレインが接続されたＰＭＯＳで構成し、さらに第２の
負荷ＭＯＳを、前記ＮＭＯＳと同一の特性を持ちゲート
及びドレインが接続されたＮＭＯＳで構成する。そし
て、前記位相補償手段内のインピーダンス変換を、ソー
スホロワ段で行う構成にしている。
【００１２】
【作用】第１の発明によれば、以上のように演算増幅器
を構成したので、入力信号が供給されると、該入力信号
が差動増幅段で差動増幅される。この差動増幅段の出力
は、レベルシフト段でレベルシフトされた後、第１の増
幅段で増幅され、出力段内のＰＭＯＳが駆動される。ま
た、差動増幅段の出力は、第２の増幅段で増幅された
後、出力段内のＮＭＯＳが駆動される。発振防止用の位
相補償手段は、出力段内のＰＭＯＳの動作時に、第１の
増幅段の出力をインピーダンス変換してキャパシタによ
り差動増幅段に対して帰還をかける。また、この発振防
止用の位相補償手段は、出力段内のＮＭＯＳの動作時
に、第２の増幅段の出力をインピーダンス変換した後に
キャパシタにより差動増幅段に対して帰還をかけ、発振
を防止する働きがある。
を構成したので、入力信号が供給されると、該入力信号
が差動増幅段で差動増幅される。この差動増幅段の出力
は、レベルシフト段でレベルシフトされた後、第１の増
幅段で増幅され、出力段内のＰＭＯＳが駆動される。ま
た、差動増幅段の出力は、第２の増幅段で増幅された
後、出力段内のＮＭＯＳが駆動される。発振防止用の位
相補償手段は、出力段内のＰＭＯＳの動作時に、第１の
増幅段の出力をインピーダンス変換してキャパシタによ
り差動増幅段に対して帰還をかける。また、この発振防
止用の位相補償手段は、出力段内のＮＭＯＳの動作時
に、第２の増幅段の出力をインピーダンス変換した後に
キャパシタにより差動増幅段に対して帰還をかけ、発振
を防止する働きがある。
【００１３】第２の発明では、第１及び第２の増幅段内
にそれぞれ設けられた第１及び第２の負荷ＭＯＳは、出
力段内のＰＭＯＳまたはＮＭＯＳのオフ状態への移行時
にそれらを完全にオフすることを防止し、出力信号の正
から負方向へ、負から正方向へ移行するときに該出力信
号を滑らかに移行させ、出力波形の歪（クロスオーバ
歪）を小さくする働きがある。また、位相補償手段内の
インピーダンス変換をソースホロワ段で行うようにする
ことにより、簡単かつ的確にインピーダンス変換が行え
る。従って、前記課題を解決できるのである。
にそれぞれ設けられた第１及び第２の負荷ＭＯＳは、出
力段内のＰＭＯＳまたはＮＭＯＳのオフ状態への移行時
にそれらを完全にオフすることを防止し、出力信号の正
から負方向へ、負から正方向へ移行するときに該出力信
号を滑らかに移行させ、出力波形の歪（クロスオーバ
歪）を小さくする働きがある。また、位相補償手段内の
インピーダンス変換をソースホロワ段で行うようにする
ことにより、簡単かつ的確にインピーダンス変換が行え
る。従って、前記課題を解決できるのである。
【００１４】
【実施例】図１は、本発明の一実施例を示す演算増幅器
の回路図である。この演算増幅器は、ＣＭＯＳで構成さ
れ、正相入力端子５１及び逆相入力端子５２の入力電圧
差に応じた差動増幅を行ってノードＮ１へ出力する差動
増幅段５０と、ノードＮ１上の電圧をレベルシフトとし
てノードＮ２へ出力するレベルシフト段６０と、ノード
Ｎ２の電圧を増幅してノードＮ３へ出力する第１の増幅
段７０と、ノードＮ１上の電圧を増幅してノードＮ４へ
出力する第２の増幅段８０と、ノードＮ３またはＮ４の
電圧によって駆動され出力電圧を出力端子９３へ出力す
る出力段９０と、発振防止用の位相補償手段とを、備え
ている。発振防止用の位相補償手段は、ノードＮ３の電
圧を第１のソースホロワ段１００及び第１のキャパシタ
１０３を介してノードＮ１へ帰還させる回路と、ノード
Ｎ４の電圧を第２のソースホロワ段１１０及び第２のキ
ャパシタ１１３を介してノードＮ１へ帰還させる回路と
で、構成されている。
の回路図である。この演算増幅器は、ＣＭＯＳで構成さ
れ、正相入力端子５１及び逆相入力端子５２の入力電圧
差に応じた差動増幅を行ってノードＮ１へ出力する差動
増幅段５０と、ノードＮ１上の電圧をレベルシフトとし
てノードＮ２へ出力するレベルシフト段６０と、ノード
Ｎ２の電圧を増幅してノードＮ３へ出力する第１の増幅
段７０と、ノードＮ１上の電圧を増幅してノードＮ４へ
出力する第２の増幅段８０と、ノードＮ３またはＮ４の
電圧によって駆動され出力電圧を出力端子９３へ出力す
る出力段９０と、発振防止用の位相補償手段とを、備え
ている。発振防止用の位相補償手段は、ノードＮ３の電
圧を第１のソースホロワ段１００及び第１のキャパシタ
１０３を介してノードＮ１へ帰還させる回路と、ノード
Ｎ４の電圧を第２のソースホロワ段１１０及び第２のキ
ャパシタ１１３を介してノードＮ１へ帰還させる回路と
で、構成されている。
【００１５】差動増幅段５０は、正電源ｖ+ と負電源ｖ
- 間に接続される回路であり、入力用のＮＭＯＳ５３，
５４、定電流源用のＮＭＯＳ５５、及び負荷用のＰＭＯ
Ｓ５６，５７より構成されている。ＮＭＯＳ５３のゲー
トは正相入力端子５１に接続されると共に、ＮＭＯＳ５
４のゲートが逆相入力端子５２に接続されている。ＮＭ
ＯＳ５３，５４の各ソースは、ＮＭＯＳ５５のドレイン
に共通接続され、そのＮＭＯＳ５５のゲートがバイアス
電圧Ｖｂ１に接続され、さらに該ＮＭＯＳ５５のソース
が負電源ｖ- に接続されている。ＮＭＯＳ５３，５４の
各ドレインは、ＰＭＯＳ５６，５７の各ドレインに接続
され、そのＰＭＯＳ５６，５７の各ソースが正電源ｖ+
に接続されている。ＰＭＯＳ５６，５７の各ゲートは該
ＰＭＯＳ５６のドレインに共通接続され、該ＰＭＯＳ５
７のドレインがノードＮ１に接続されている。
- 間に接続される回路であり、入力用のＮＭＯＳ５３，
５４、定電流源用のＮＭＯＳ５５、及び負荷用のＰＭＯ
Ｓ５６，５７より構成されている。ＮＭＯＳ５３のゲー
トは正相入力端子５１に接続されると共に、ＮＭＯＳ５
４のゲートが逆相入力端子５２に接続されている。ＮＭ
ＯＳ５３，５４の各ソースは、ＮＭＯＳ５５のドレイン
に共通接続され、そのＮＭＯＳ５５のゲートがバイアス
電圧Ｖｂ１に接続され、さらに該ＮＭＯＳ５５のソース
が負電源ｖ- に接続されている。ＮＭＯＳ５３，５４の
各ドレインは、ＰＭＯＳ５６，５７の各ドレインに接続
され、そのＰＭＯＳ５６，５７の各ソースが正電源ｖ+
に接続されている。ＰＭＯＳ５６，５７の各ゲートは該
ＰＭＯＳ５６のドレインに共通接続され、該ＰＭＯＳ５
７のドレインがノードＮ１に接続されている。
【００１６】レベルシフト段６０は、ＮＭＯＳ６１，６
２で構成され、該ＮＭＯＳ６１のドレインが正電源ｖ+
に、ゲートがノードＮ１にそれぞれ接続され、さらにサ
ブストレート及びソースがノードＮ２に共通接続されて
いる。ノードＮ２にはＮＭＯＳ６２のドレインが接続さ
れ、該ＮＭＯＳ６２のゲートがバイアス電圧Ｖｂ１に接
続され、ソースが負電源ｖ- に接続されている。第１の
増幅段７０は、ゲート・ドレイン間が接続されたＰＭＯ
Ｓからなる第１の負荷ＭＯＳ７１と、ＮＭＯＳ７２とで
構成されている。負荷ＭＯＳ７１のソースは正電源ｖ+
に接続され、ドレイン及びゲートがノードＮ３に共通接
続されている。ノードＮ３にはＮＭＯＳ７２のドレイン
が接続され、該ＮＭＯＳ７２のゲートがノードＮ２に、
ソースが負電源ｖ- にそれぞれ接続されている。
２で構成され、該ＮＭＯＳ６１のドレインが正電源ｖ+
に、ゲートがノードＮ１にそれぞれ接続され、さらにサ
ブストレート及びソースがノードＮ２に共通接続されて
いる。ノードＮ２にはＮＭＯＳ６２のドレインが接続さ
れ、該ＮＭＯＳ６２のゲートがバイアス電圧Ｖｂ１に接
続され、ソースが負電源ｖ- に接続されている。第１の
増幅段７０は、ゲート・ドレイン間が接続されたＰＭＯ
Ｓからなる第１の負荷ＭＯＳ７１と、ＮＭＯＳ７２とで
構成されている。負荷ＭＯＳ７１のソースは正電源ｖ+
に接続され、ドレイン及びゲートがノードＮ３に共通接
続されている。ノードＮ３にはＮＭＯＳ７２のドレイン
が接続され、該ＮＭＯＳ７２のゲートがノードＮ２に、
ソースが負電源ｖ- にそれぞれ接続されている。
【００１７】第２の増幅段８０は、ＰＭＯＳ８１と、ド
レイン及びゲートが接続されたＮＭＯＳからなる第２の
負荷ＭＯＳ８２とで、構成されている。ＰＭＯＳ８１の
ゲートがノードＮ１に、ソースが正電源ｖ+ に、ドレイ
ンがノードＮ４に、それぞれ接続されている。ノードＮ
４には、第２の負荷ＭＯＳ８２のドレイン及びゲートが
接続され、そのソースが負電源ｖ- に接続されている。
出力段９０は、ＰＭＯＳ９１及びＮＭＯＳ９２で構成さ
れ、該ＰＭＯＳ９１のソースが正電源ｖ+ に、ゲートが
ノードＮ３に、ドレインが出力端子９３に、それぞれ接
続されている。出力端子９３にはＮＭＯＳ９２のドレイ
ンが接続され、そのゲートがノードＮ４に、ソースが負
電源ｖ- にそれぞれ接続されている。なお、第１の増幅
段７０内の第１の負荷ＭＯＳ７１は出力段９０内のＰＭ
ＯＳ９１と同一特性を持ち、さらに第２の増幅段８０内
の第２の負荷ＭＯＳ８２は出力段９０内のＮＭＯＳ９２
と同一特性を持っている。
レイン及びゲートが接続されたＮＭＯＳからなる第２の
負荷ＭＯＳ８２とで、構成されている。ＰＭＯＳ８１の
ゲートがノードＮ１に、ソースが正電源ｖ+ に、ドレイ
ンがノードＮ４に、それぞれ接続されている。ノードＮ
４には、第２の負荷ＭＯＳ８２のドレイン及びゲートが
接続され、そのソースが負電源ｖ- に接続されている。
出力段９０は、ＰＭＯＳ９１及びＮＭＯＳ９２で構成さ
れ、該ＰＭＯＳ９１のソースが正電源ｖ+ に、ゲートが
ノードＮ３に、ドレインが出力端子９３に、それぞれ接
続されている。出力端子９３にはＮＭＯＳ９２のドレイ
ンが接続され、そのゲートがノードＮ４に、ソースが負
電源ｖ- にそれぞれ接続されている。なお、第１の増幅
段７０内の第１の負荷ＭＯＳ７１は出力段９０内のＰＭ
ＯＳ９１と同一特性を持ち、さらに第２の増幅段８０内
の第２の負荷ＭＯＳ８２は出力段９０内のＮＭＯＳ９２
と同一特性を持っている。
【００１８】第１のソースホロワ段１００は、ＮＭＯＳ
１０１，１０２で構成され、該ＮＭＯＳ１０１のソース
が正電源ｖ+ に接続され、ドレイン及びサブストレート
が第１のキャパシタ１０３を介してノードＮ１に接続さ
れている。ＮＭＯＳ１０１のドレインはＮＭＯＳ１０２
のドレインに接続され、該ＮＭＯＳ１０２のゲートがバ
イアス電圧Ｖｂ１に、ソースが負電源ｖ- にそれぞれ接
続されている。第２のソースホロワ段１１０は、ＰＭＯ
Ｓ１１１，１１２で構成され、該ＰＭＯＳ１１１のソー
スが正電源ｖ+ に、ゲートがバイアス電圧Ｖｂ２にそれ
ぞれ接続され、さらにドレインが第２のキャパシタ１１
３を介してノードＮ１に接続されている。ＰＭＯＳ１１
１のドレインはＰＭＯＳ１１２のソースに接続され、該
ＰＭＯＳ１１２のゲートがノードＮ４に、ドレインが負
電源ｖ- にそれぞれ接続されている。
１０１，１０２で構成され、該ＮＭＯＳ１０１のソース
が正電源ｖ+ に接続され、ドレイン及びサブストレート
が第１のキャパシタ１０３を介してノードＮ１に接続さ
れている。ＮＭＯＳ１０１のドレインはＮＭＯＳ１０２
のドレインに接続され、該ＮＭＯＳ１０２のゲートがバ
イアス電圧Ｖｂ１に、ソースが負電源ｖ- にそれぞれ接
続されている。第２のソースホロワ段１１０は、ＰＭＯ
Ｓ１１１，１１２で構成され、該ＰＭＯＳ１１１のソー
スが正電源ｖ+ に、ゲートがバイアス電圧Ｖｂ２にそれ
ぞれ接続され、さらにドレインが第２のキャパシタ１１
３を介してノードＮ１に接続されている。ＰＭＯＳ１１
１のドレインはＰＭＯＳ１１２のソースに接続され、該
ＰＭＯＳ１１２のゲートがノードＮ４に、ドレインが負
電源ｖ- にそれぞれ接続されている。
【００１９】次に、図１の動作（ａ），（ｂ）について
説明する。 （ａ） 出力負荷への電流供給動作 逆相入力端子５２に対して正相入力端子５１に正の入力
電圧が印加されると、差動増幅段５０では入力電圧と同
相（正方向）で該入力電圧を増幅してノードＮ１へ出力
する。レベルシフト段６０は、利得１で、ノードＮ１の
電圧変化分だけ正方向にレベルシフトし、ノードＮ２へ
出力する。第１の増幅段７０では、ノードＮ２の電圧変
化分を逆相（負方向）で増幅し、ノードＮ３を介して出
力段９０内のＰＭＯＳ９１のゲートへ出力する。これに
より、ＰＭＯＳ９１のゲート・ソース間電圧が大きくな
り、出力端子９３に接続される出力負荷に電流を供給す
る。このＰＭＯＳ９１の動作時には、第１の増幅段７０
の出力側ノードＮ３の電圧が、第１のソースホロワ段１
００でインピーダンス変換され、第１のキャパシタ１０
３によって差動増幅段５０の出力側ノードＮ１へ帰還さ
れる。
説明する。 （ａ） 出力負荷への電流供給動作 逆相入力端子５２に対して正相入力端子５１に正の入力
電圧が印加されると、差動増幅段５０では入力電圧と同
相（正方向）で該入力電圧を増幅してノードＮ１へ出力
する。レベルシフト段６０は、利得１で、ノードＮ１の
電圧変化分だけ正方向にレベルシフトし、ノードＮ２へ
出力する。第１の増幅段７０では、ノードＮ２の電圧変
化分を逆相（負方向）で増幅し、ノードＮ３を介して出
力段９０内のＰＭＯＳ９１のゲートへ出力する。これに
より、ＰＭＯＳ９１のゲート・ソース間電圧が大きくな
り、出力端子９３に接続される出力負荷に電流を供給す
る。このＰＭＯＳ９１の動作時には、第１の増幅段７０
の出力側ノードＮ３の電圧が、第１のソースホロワ段１
００でインピーダンス変換され、第１のキャパシタ１０
３によって差動増幅段５０の出力側ノードＮ１へ帰還さ
れる。
【００２０】一方、出力段９０内のＮＭＯＳ９２につい
て説明すると、第２の増幅段８０が、差動増幅段５０の
出力側ノードＮ１の電圧変化分を逆相（負方向）で増幅
し、ノードＮ４を介して該ＮＭＯＳ９２のゲートへ出力
する。すると、ＮＭＯＳ９２のゲート・ソース間電圧が
小さくなり、該ＮＭＯＳ９２のドレイン電流が小さくな
る。ここで、第２の増幅段８０は負荷ＭＯＳ８２を有す
るため、該第２の増幅段８０の出力側ノードＮ４の電圧
が、該ＮＭＯＳ８２のトランジスタ固有のスレッショル
ド電圧を維持でき、同一特性を持つＮＭＯＳ９２を完全
にオフの領域にすることがない。
て説明すると、第２の増幅段８０が、差動増幅段５０の
出力側ノードＮ１の電圧変化分を逆相（負方向）で増幅
し、ノードＮ４を介して該ＮＭＯＳ９２のゲートへ出力
する。すると、ＮＭＯＳ９２のゲート・ソース間電圧が
小さくなり、該ＮＭＯＳ９２のドレイン電流が小さくな
る。ここで、第２の増幅段８０は負荷ＭＯＳ８２を有す
るため、該第２の増幅段８０の出力側ノードＮ４の電圧
が、該ＮＭＯＳ８２のトランジスタ固有のスレッショル
ド電圧を維持でき、同一特性を持つＮＭＯＳ９２を完全
にオフの領域にすることがない。
【００２１】（ｂ） 出力負荷からの電流吸引動作 逆相入力端子５２に対して正相入力端子５１に負の入力
電圧が印加されると、その入力電圧が差動増幅段５０に
よって逆相（逆方向）に増幅され、ノードＮ１から出力
される。ノードＮ１の電圧は、第２の増幅段８０で増幅
され、出力段９０内のＮＭＯＳ９２がオン状態になると
共に、第１の増幅段７０の出力によって出力段９０内の
ＰＭＯＳ９１がオフ状態へ移行する。ＮＭＯＳ９２がオ
ン状態になると、該ＮＭＯＳ９２によって出力端子９３
に接続された出力負荷より電流を吸引して、ＰＭＯＳ９
１のドレイン電流が小さくなる。この場合にも、第１の
増幅段７０内の第１の負荷ＭＯＳ７１の働きにより、Ｐ
ＭＯＳ９１に対するスレッショルド電圧が維持されるの
で、該ＰＭＯＳ９１が完全にオフすることはない。ま
た、出力段９０内のＮＭＯＳ９２の動作時には、第２の
増幅段８０の出力側ノードＮ４の電圧が、第２のソース
ホロワ段１１０でインピーダンス変換された後、第２の
キャパシタ１１３によって差動増幅段５０の出力側ノー
ドＮ１へ帰還される。そのため、演算増幅器の発振動作
を的確に防止できる。
電圧が印加されると、その入力電圧が差動増幅段５０に
よって逆相（逆方向）に増幅され、ノードＮ１から出力
される。ノードＮ１の電圧は、第２の増幅段８０で増幅
され、出力段９０内のＮＭＯＳ９２がオン状態になると
共に、第１の増幅段７０の出力によって出力段９０内の
ＰＭＯＳ９１がオフ状態へ移行する。ＮＭＯＳ９２がオ
ン状態になると、該ＮＭＯＳ９２によって出力端子９３
に接続された出力負荷より電流を吸引して、ＰＭＯＳ９
１のドレイン電流が小さくなる。この場合にも、第１の
増幅段７０内の第１の負荷ＭＯＳ７１の働きにより、Ｐ
ＭＯＳ９１に対するスレッショルド電圧が維持されるの
で、該ＰＭＯＳ９１が完全にオフすることはない。ま
た、出力段９０内のＮＭＯＳ９２の動作時には、第２の
増幅段８０の出力側ノードＮ４の電圧が、第２のソース
ホロワ段１１０でインピーダンス変換された後、第２の
キャパシタ１１３によって差動増幅段５０の出力側ノー
ドＮ１へ帰還される。そのため、演算増幅器の発振動作
を的確に防止できる。
【００２２】このように、出力段９０内のＰＭＯＳ９１
及びＮＭＯＳ９２がそれぞれオフしない領域を持つこと
により、出力端子９３の出力電圧が正から負方向へ、負
から正方向へ移行するときに滑らかに移行するので、出
力波形の歪（クロスオーバ歪）が小さくなる。
及びＮＭＯＳ９２がそれぞれオフしない領域を持つこと
により、出力端子９３の出力電圧が正から負方向へ、負
から正方向へ移行するときに滑らかに移行するので、出
力波形の歪（クロスオーバ歪）が小さくなる。
【００２３】以上のように、本実施例では、出力段９０
内のＰＭＯＳ９１及びＮＭＯＳ９２を駆動する第１及び
第２の増幅段７０，８０内にそれぞれ負荷ＭＯＳ７１，
８２を設けたので、クロスオーバ歪も少なく、低抵抗出
力負荷に対しても大振幅の出力電圧を供給できる。しか
も、差動増幅段５０と出力段９０との間に第１及び第２
の増幅段７０，８０を設けたので、出力段９０内のＰＭ
ＯＳ９１及びＮＭＯＳ９２のＷ／Ｌ比を大きくとらなく
ても、出力端子９３に大電流が流せるので、ＩＣ化の際
にチップ占有面積の増加も抑えられる。
内のＰＭＯＳ９１及びＮＭＯＳ９２を駆動する第１及び
第２の増幅段７０，８０内にそれぞれ負荷ＭＯＳ７１，
８２を設けたので、クロスオーバ歪も少なく、低抵抗出
力負荷に対しても大振幅の出力電圧を供給できる。しか
も、差動増幅段５０と出力段９０との間に第１及び第２
の増幅段７０，８０を設けたので、出力段９０内のＰＭ
ＯＳ９１及びＮＭＯＳ９２のＷ／Ｌ比を大きくとらなく
ても、出力端子９３に大電流が流せるので、ＩＣ化の際
にチップ占有面積の増加も抑えられる。
【００２４】なお、本発明は上記実施例に限定されず、
種々の変形が可能である。その変形例としては、例えば
次のようなものがある。 （ｉ） 第１及び第２のソースホロワ段１００，１１０
は、簡単な回路構成でインピーダンス変換が行える利点
を有するが、これを他のインピーダンス変換手段で構成
してもよい。 （ii） 負電源ｖ- は、接地電位としてもよい。また、
図１の負電源ｖ- と正電源ｖ+ とを入れ替え、それに応
じてＮＭＯＳをＰＭＯＳ、ＰＭＯＳをＮＭＯＳに入れ替
える等の回路構成にしても、上記実施例とほぼ同様の利
点が得られる。 （iii) 差動増幅段５０、レベルシフト段６０、増幅段
７０，８０、出力段９０、及びソースホロワ段１００，
１１０内に他の素子を追加する等して回路構成を他の構
成に変更することも可能である。
種々の変形が可能である。その変形例としては、例えば
次のようなものがある。 （ｉ） 第１及び第２のソースホロワ段１００，１１０
は、簡単な回路構成でインピーダンス変換が行える利点
を有するが、これを他のインピーダンス変換手段で構成
してもよい。 （ii） 負電源ｖ- は、接地電位としてもよい。また、
図１の負電源ｖ- と正電源ｖ+ とを入れ替え、それに応
じてＮＭＯＳをＰＭＯＳ、ＰＭＯＳをＮＭＯＳに入れ替
える等の回路構成にしても、上記実施例とほぼ同様の利
点が得られる。 （iii) 差動増幅段５０、レベルシフト段６０、増幅段
７０，８０、出力段９０、及びソースホロワ段１００，
１１０内に他の素子を追加する等して回路構成を他の構
成に変更することも可能である。
【００２５】
【発明の効果】以上詳細に説明したように、第１の発明
によれば、出力段を駆動する第１及び第２の増幅段内に
第１及び第２の負荷ＭＯＳをそれぞれ設けたので、クロ
スオーバ歪も小さく、低抵抗出力負荷に対しても大振幅
の出力電圧を供給できる。しかも、第１及び第２の増幅
段を設けて出力段を駆動するようにしたので、該出力段
を構成するＰＭＯＳ及びＮＭＯＳのＷ／Ｌ比を大きくと
らなくても、出力負荷に大電流が流せるので、ＩＣ化の
際にチップ占有面積の増加を抑えることができる。
によれば、出力段を駆動する第１及び第２の増幅段内に
第１及び第２の負荷ＭＯＳをそれぞれ設けたので、クロ
スオーバ歪も小さく、低抵抗出力負荷に対しても大振幅
の出力電圧を供給できる。しかも、第１及び第２の増幅
段を設けて出力段を駆動するようにしたので、該出力段
を構成するＰＭＯＳ及びＮＭＯＳのＷ／Ｌ比を大きくと
らなくても、出力負荷に大電流が流せるので、ＩＣ化の
際にチップ占有面積の増加を抑えることができる。
【００２６】第２の発明によれば、第１の負荷ＭＯＳを
ＰＭＯＳで構成し、第２の負荷ＭＯＳをＮＭＯＳで構成
したので、クロスオーバ歪をより小さくできる。しか
も、ソースホロワ段でインピーダンス変換を行うので、
簡単かつ的確に演算増幅器の発振を防止できる。
ＰＭＯＳで構成し、第２の負荷ＭＯＳをＮＭＯＳで構成
したので、クロスオーバ歪をより小さくできる。しか
も、ソースホロワ段でインピーダンス変換を行うので、
簡単かつ的確に演算増幅器の発振を防止できる。
【図１】本発明の実施例を示す演算増幅器の回路図であ
る。
る。
【図２】従来の演算増幅器の回路図である。
５０ 差動増幅段 ６０ レベルシフト段 ７０，８０ 第１，第２の増幅段 ７１，８２ 第１，第２の負荷ＭＯＳ ９０ 出力段 ９１ ＰＭＯＳ ９２ ＮＭＯＳ １００，１１０ 第１，第２のソースホロワ段 １０３，１１３ 第１，第２のキャパシタ
Claims (2)
- 【請求項１】 入力信号を差動増幅する差動増幅段と、
前記差動増幅段の出力に基づき相補的動作を行うＰチャ
ネルＭＯＳトランジスタ及びＮチャネルＭＯＳトランジ
スタを有する出力段とを、備えたＣＭＯＳ構成の演算増
幅器において、 前記差動増幅段の出力のレベルシフトを行うレベルシフ
ト段と、 第１の負荷ＭＯＳを有し、前記レベルシフト段の出力を
増幅して前記ＰチャネルＭＯＳトランジスタをゲート制
御する第１の増幅段と、 第２の負荷ＭＯＳを有し、前記差動増幅段の出力を増幅
して前記ＮチャネルＭＯＳトランジスタをゲート制御す
る第２の増幅段と、 前記第１と第２の増幅段の各出力をそれぞれインピーダ
ンス変換してキャパシタにより前記差動増幅段に対して
帰還をかける発振防止用の位相補償手段とを、 設けたことを特徴とする演算増幅器。 - 【請求項２】 請求項１記載の演算増幅器において、 前記第１の負荷ＭＯＳは、前記ＰチャネルＭＯＳトラン
ジスタと同一の特性を持ちゲート及びドレインが接続さ
れたＰチャネルＭＯＳトランジスタで構成し、 前記第２の負荷ＭＯＳは、前記ＮチャネルＭＯＳトラン
ジスタと同一の特性を持ちゲート及びドレインが接続さ
れたＮチャネルＭＯＳトランジスタで構成し、 前記位相補償手段内のインピーダンス変換はソースホロ
ワ段で行う構成にしたことを特徴とする演算増幅器。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31493291A JP3320434B2 (ja) | 1991-11-28 | 1991-11-28 | 演算増幅回路 |
| US07/980,771 US5289058A (en) | 1991-11-28 | 1992-11-24 | MOS operational amplifier circuit |
| EP92120352A EP0544338B1 (en) | 1991-11-28 | 1992-11-27 | MOS operational amplifier circuit |
| DE69218552T DE69218552T2 (de) | 1991-11-28 | 1992-11-27 | MOS-Operationsverstärkerschaltungsanordnung |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31493291A JP3320434B2 (ja) | 1991-11-28 | 1991-11-28 | 演算増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05152870A true JPH05152870A (ja) | 1993-06-18 |
| JP3320434B2 JP3320434B2 (ja) | 2002-09-03 |
Family
ID=18059388
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31493291A Expired - Fee Related JP3320434B2 (ja) | 1991-11-28 | 1991-11-28 | 演算増幅回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5289058A (ja) |
| EP (1) | EP0544338B1 (ja) |
| JP (1) | JP3320434B2 (ja) |
| DE (1) | DE69218552T2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009253374A (ja) * | 2008-04-01 | 2009-10-29 | Oki Semiconductor Co Ltd | 出力回路、及びオフセットキャンセル方法 |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05312850A (ja) * | 1992-05-12 | 1993-11-26 | Nec Ic Microcomput Syst Ltd | 半導体集積回路 |
| SE502429C2 (sv) * | 1994-02-21 | 1995-10-16 | Ellemtel Utvecklings Ab | Signalmottagande och signalbehandlande krets |
| US5546047A (en) * | 1995-02-27 | 1996-08-13 | Motorola, Inc. | Method and apparatus of an operational amplifier with wide dynamic range |
| US5646576A (en) * | 1995-07-24 | 1997-07-08 | Motorola | Output stage of operational amplifier suitable for mounting on a substrate and method of amplifying therewith |
| JP3360501B2 (ja) * | 1995-09-20 | 2002-12-24 | 三菱電機株式会社 | 増幅回路及び携帯電話用半導体集積回路装置 |
| JPH09232883A (ja) * | 1996-02-23 | 1997-09-05 | Oki Micro Design Miyazaki:Kk | 演算増幅回路 |
| US5736874A (en) * | 1996-09-20 | 1998-04-07 | Lucent Technologies Inc. | High resolution high speed comparator |
| US5856749A (en) * | 1996-11-01 | 1999-01-05 | Burr-Brown Corporation | Stable output bias current circuitry and method for low-impedance CMOS output stage |
| US5838191A (en) * | 1997-02-21 | 1998-11-17 | National Semiconductor Corporation | Bias circuit for switched capacitor applications |
| JP3338771B2 (ja) * | 1997-09-04 | 2002-10-28 | 山形日本電気株式会社 | 演算増幅器 |
| US6049253A (en) * | 1998-01-29 | 2000-04-11 | Matsushita Electric Industrial Co., Ltd. | Operational amplifier |
| JP3875392B2 (ja) * | 1998-02-23 | 2007-01-31 | 株式会社東芝 | 演算増幅器 |
| US6018267A (en) * | 1998-03-10 | 2000-01-25 | Information Storage Devices, Inc. | High output swing operational amplifier using low voltage devices |
| JP2000151291A (ja) * | 1998-11-12 | 2000-05-30 | Fujitsu Ltd | 演算増幅器 |
| US6127891A (en) * | 1999-04-05 | 2000-10-03 | National Semiconductor Corporation | Low voltage class AB amplifier with gain boosting |
| US6590453B2 (en) * | 2001-09-21 | 2003-07-08 | Silicon Storage Technology, Inc. | Folded cascode high voltage operational amplifier with class AB source follower output stage |
| EP1582418A1 (en) * | 2004-03-30 | 2005-10-05 | Dialog Semiconductor GmbH | Squib driver for airbag application |
| CN101800519B (zh) * | 2009-02-09 | 2015-02-04 | 普诚科技股份有限公司 | 运算放大器及降低运算放大器的偏移电压的方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4335355A (en) * | 1979-09-28 | 1982-06-15 | American Microsystems, Inc. | CMOS Operational amplifier with reduced power dissipation |
| US4480230A (en) * | 1983-07-05 | 1984-10-30 | National Semiconductor Corporation | Large swing CMOS power amplifier |
| JP2543872B2 (ja) * | 1986-08-13 | 1996-10-16 | 株式会社東芝 | 増幅回路 |
| BE1000333A7 (nl) * | 1987-02-20 | 1988-10-25 | Bell Telephone Mfg | Correctieketen voor een versterker. |
| KR950007836B1 (ko) * | 1990-11-27 | 1995-07-20 | 삼성전자주식회사 | 시모스 파워 증폭기 |
-
1991
- 1991-11-28 JP JP31493291A patent/JP3320434B2/ja not_active Expired - Fee Related
-
1992
- 1992-11-24 US US07/980,771 patent/US5289058A/en not_active Expired - Lifetime
- 1992-11-27 EP EP92120352A patent/EP0544338B1/en not_active Expired - Lifetime
- 1992-11-27 DE DE69218552T patent/DE69218552T2/de not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009253374A (ja) * | 2008-04-01 | 2009-10-29 | Oki Semiconductor Co Ltd | 出力回路、及びオフセットキャンセル方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0544338B1 (en) | 1997-03-26 |
| US5289058A (en) | 1994-02-22 |
| DE69218552T2 (de) | 1997-11-13 |
| DE69218552D1 (de) | 1997-04-30 |
| EP0544338A1 (en) | 1993-06-02 |
| JP3320434B2 (ja) | 2002-09-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3320434B2 (ja) | 演算増幅回路 | |
| EP0792013B1 (en) | Operational amplification circuit | |
| US6657485B2 (en) | Linear voltage subtractor/adder circuit and MOS differential amplifier circuit therefor | |
| US5844442A (en) | Low voltage fully differential operational amplifier with improved common mode circuitry | |
| US6084476A (en) | Operational amplifier | |
| US20060012431A1 (en) | Class AB amplifier having adjustable quiescent current and output current | |
| US20060197591A1 (en) | Device and method for enhancing output current driving | |
| EP0797867B1 (en) | Low voltage linear output buffer operational amplifier | |
| US9941850B1 (en) | Fully differential operational amplifier | |
| US5929705A (en) | CMOS rail-to-rail input/output amplifier | |
| JPH11220341A (ja) | 演算増幅器 | |
| JP2002198752A (ja) | 超低電圧ｃｍｏｓのａｂ級電力増幅器 | |
| US7116172B2 (en) | High-swing folded cascode having a novel gain-boost amplifier | |
| US6833760B1 (en) | Low power differential amplifier powered by multiple unequal power supply voltages | |
| JPH04233306A (ja) | 線形ｃｍｏｓ出力段 | |
| US20080106334A1 (en) | Low-voltage operational amplifier and operational amplifying method | |
| US6972623B2 (en) | Differential amplifier without common mode feedback | |
| US6492871B2 (en) | Current feedback operational amplifier | |
| US20040119536A1 (en) | Variable gain amplifier | |
| US7834693B2 (en) | Amplifying circuit | |
| US7701295B2 (en) | High-efficiency class-AB amplifier | |
| US7755428B2 (en) | Amplifying circuit | |
| JP2001053558A (ja) | 演算増幅器 | |
| JPH05167362A (ja) | 演算増幅器 | |
| JPH08274551A (ja) | 演算増幅器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20000912 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080621 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090621 Year of fee payment: 7 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090621 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |