JP2009253374A - 出力回路、及びオフセットキャンセル方法 - Google Patents
出力回路、及びオフセットキャンセル方法 Download PDFInfo
- Publication number
- JP2009253374A JP2009253374A JP2008095360A JP2008095360A JP2009253374A JP 2009253374 A JP2009253374 A JP 2009253374A JP 2008095360 A JP2008095360 A JP 2008095360A JP 2008095360 A JP2008095360 A JP 2008095360A JP 2009253374 A JP2009253374 A JP 2009253374A
- Authority
- JP
- Japan
- Prior art keywords
- output
- switch
- input terminal
- terminal
- compensation capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Amplifiers (AREA)
Abstract
【解決手段】
本発明の出力回路は、第1の入力端子と、第2の入力端子と、第1の出力端子と、第1の入力端子と第2の入力端子の極性を反転させる切り換え回路と、を備えた増幅回路と、データ入力端子と第1の入力端子との接続を制御する第1のスイッチと、第1の出力端子と第1の入力端子との接続を制御する第2のスイッチと、データ出力端子と第1の出力との接続を制御する第3のスイッチと、第1の出力端子と第2の入力端子との接続を制御する第4のスイッチと、オフセット補償容量の一端と第2の入力端子との接続を制御する第5のスイッチと、オフセット補償容量の一端と第1の出力端子との接続を制御すると共に、第5のスイッチよりオン抵抗が高い第6のスイッチと、を備える。
【選択図】 図2
Description
Ac = vo/vi = -Ao / (1+ Aoβ) :式1
これより、Aoβ = -1(Ao=0dB) の時、入出力の位相が180度以上遅れているとオペアンプは発振を起こす。
つまり出力抵抗が大きいほど帰還量βは大きくなる。これを式1にあてはめて考えると帰還量が増えると電圧利得Aoはさがっていくので、Ao=0dBになるポイントは低い周波数領域にそのまま移動することになり実質的な1極だけのオペアンプの周波数特性に近くなり高域側の極が影響を与えないので位相余裕を容易に確保でき安定した動作が実現できることになる。
110 表示パネル
120 ソース駆動用IC
130 ゲート駆動用IC
140 階調電圧発生回路
150 DAコンバータ
160 出力回路
210 増幅回路
220 スイッチ群
230 制御回路
240 オフセット補償容量
Claims (11)
- 第1の入力端子と、第2の入力端子と、第1の出力端子と、前記第1の入力端子と前記第2の入力端子の極性を反転させる切り換え回路と、を備えた増幅回路と、
データ入力端子と前記第1の入力端子との接続を制御する第1のスイッチと、
前記第1の出力端子と前記第1の入力端子との接続を制御する第2のスイッチと、
データ出力端子と前記第1の出力端子との接続を制御する第3のスイッチと、
前記第1の出力端子と前記第2の入力端子との接続を制御する第4のスイッチと、
オフセット補償容量の一端と前記第2の入力端子との接続を制御する第5のスイッチと、
前記オフセット補償容量の一端と前記第1の出力端子との接続を制御すると共に、前記第5のスイッチよりオン抵抗が高い第6のスイッチと、
を備えた出力回路。 - サンプリング期間に前記第1のスイッチ、前記第4のスイッチ、及び前記第6のスイッチがオンし、出力期間に、前記第2のスイッチ、前記第3のスイッチ、及び前記第5のスイッチがオンすることを特徴とする請求項1に記載の出力回路。
- 前記増幅回路は、前記サンプリング期間に、前記第1の入力端子を非反転入力とすると共に前記第2の入力端子を反転入力とし、前記出力期間に前記第1の入力端子を反転入力とすると共に前記第2の入力端子を非反転入力とすることを特徴とする請求項2に記載の出力回路。
- 前記第5のスイッチは、MOSトランジスタであって、前記第6のスイッチに比べてディメンジョンが大きいことを特徴とする請求項1〜3のいずれかに記載の出力回路。
- 前記増幅回路は、
前記第1の入力端子と前記第2の入力端子から入力される信号に応じて信号を出力する第1増幅段出力と第2増幅段出力とを有する増幅段と
前記第1増幅段出力と前記第2増幅段出力から出力される信号を入力し、前記第1の出力端子に信号を出力する出力段と
前記第1の出力端子と前記第1増幅段出力との間に接続された第1補償容量と、
前記第1の出力端子と前記第2増幅段出力との間に接続された第2補償容量と、
一端が前記第1増幅段出力に接続され、他端が第7のスイッチを介して前記第1の出力端子と接続された第3補償容量と、
一端が前記第2増幅段出力に接続され、他端が第8のスイッチを介して前記第1の出力端子と接続された第4補償容量と
を備えたことを特徴とする請求項1に記載の出力回路。 - 前記第3補償容量の他端は、第7のスイッチがオフ状態の時にオンする第9のスイッチを介して電源に接続されていることを特徴とする請求項5に記載の出力回路。
- 前記第4補償容量の他端は、第8のスイッチがオフ状態の時にオンする第10のスイッチを介してグランドに接続されていることを特徴とする請求項5に記載の出力回路。
- 前記第1〜4補償容量は、バッファを介して前記第1の出力端子と接続されていることを特徴とする請求項5に記載の出力回路。
- 第1の入力端子、第2の入力端子、及び第1の出力端子を備えた増幅回路のオフセットキャンセル方法であって、
前記第1の入力端子を非反転入力端子としてデータ入力端子と接続し、前記第1の出力端子を前記第2の入力端子に接続すると共に、第1のオン抵抗を備える第1スイッチを介して前記第1の出力端子をオフセット補償容量の一端に接続するサンプリング工程と、
前記第1の入力端子と前記データ入力端子との接続を非接続状態とし、前記第1の入力端子を反転入力端子として前記第1の出力端子と接続すると共に、前記第1のオン抵抗より低い第2のオン抵抗を備える第2スイッチを介して前記オフセット補償容量の一端と前記第2の入力端子とを接続する工程と、
を備えたオフセットキャンセル方法。 - 前記サンプリング工程は、前記第1の出力端子と負荷容量とを非接続の状態で行うことを特徴とする請求項9に記載のオフセットキャンセル方法。
- 前記増幅回路は、位相補償容量と、一端が前記位相補償容量の一端と共通接続されたサブ位相補償容量とを備え、
前記サンプリング工程では、前記サブ位相補償容量の他端を固定電源に接続し、
前記出力工程では、前記サブ位相補償容量の他端を前記位相補償容量の他端と接続する
ことを特徴とする請求項9又は請求項10のいずれかに記載のオフセットキャンセル方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008095360A JP5128996B2 (ja) | 2008-04-01 | 2008-04-01 | 出力回路、及びオフセットキャンセル方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008095360A JP5128996B2 (ja) | 2008-04-01 | 2008-04-01 | 出力回路、及びオフセットキャンセル方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009253374A true JP2009253374A (ja) | 2009-10-29 |
JP5128996B2 JP5128996B2 (ja) | 2013-01-23 |
Family
ID=41313680
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008095360A Active JP5128996B2 (ja) | 2008-04-01 | 2008-04-01 | 出力回路、及びオフセットキャンセル方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5128996B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009251039A (ja) * | 2008-04-01 | 2009-10-29 | Oki Semiconductor Co Ltd | 表示用駆動装置、及び駆動回路のレイアウト方法 |
US9007292B2 (en) | 2011-03-31 | 2015-04-14 | Lapis Semiconductor Co., Ltd. | Driver circuit and driver cell generating drive signal for display panel |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05152870A (ja) * | 1991-11-28 | 1993-06-18 | Oki Electric Ind Co Ltd | 演算増幅器 |
JPH11150427A (ja) * | 1997-08-05 | 1999-06-02 | Toshiba Corp | 増幅回路及びこれを用いた液晶ディスプレイ装置 |
JP2005110065A (ja) * | 2003-10-01 | 2005-04-21 | Nec Corp | 差動増幅回路及びそれを用いた液晶表示装置の駆動回路 |
JP2006094534A (ja) * | 2004-09-24 | 2006-04-06 | Samsung Electronics Co Ltd | スルーレートの改善のための差動増幅器回路及び方法 |
-
2008
- 2008-04-01 JP JP2008095360A patent/JP5128996B2/ja active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05152870A (ja) * | 1991-11-28 | 1993-06-18 | Oki Electric Ind Co Ltd | 演算増幅器 |
JPH11150427A (ja) * | 1997-08-05 | 1999-06-02 | Toshiba Corp | 増幅回路及びこれを用いた液晶ディスプレイ装置 |
JP2005110065A (ja) * | 2003-10-01 | 2005-04-21 | Nec Corp | 差動増幅回路及びそれを用いた液晶表示装置の駆動回路 |
JP2006094534A (ja) * | 2004-09-24 | 2006-04-06 | Samsung Electronics Co Ltd | スルーレートの改善のための差動増幅器回路及び方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009251039A (ja) * | 2008-04-01 | 2009-10-29 | Oki Semiconductor Co Ltd | 表示用駆動装置、及び駆動回路のレイアウト方法 |
US9007292B2 (en) | 2011-03-31 | 2015-04-14 | Lapis Semiconductor Co., Ltd. | Driver circuit and driver cell generating drive signal for display panel |
Also Published As
Publication number | Publication date |
---|---|
JP5128996B2 (ja) | 2013-01-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7477271B2 (en) | Data driver, display device, and method for controlling data driver | |
US7863982B2 (en) | Driving circuit capable of enhancing response speed and related method | |
US7903078B2 (en) | Data driver and display device | |
JP4515821B2 (ja) | 駆動回路、動作状態検出回路及び表示装置 | |
US7795961B2 (en) | Offset cancellation circuit and display device | |
US8222957B2 (en) | Differential amplifier circuit, display panel driver, and display device | |
JP4082398B2 (ja) | ソースドライバ、電気光学装置、電子機器及び駆動方法 | |
US7724089B2 (en) | Amplifying circuit | |
US7321255B2 (en) | Voltage generating circuit, data driver and display unit | |
US11663970B2 (en) | Display device, CMOS operational amplifier, and driving method of display device | |
JP2007171225A (ja) | 増幅回路、液晶表示装置用駆動回路及び液晶表示装置 | |
US7116171B2 (en) | Operational amplifier and driver circuit using the same | |
JP3900147B2 (ja) | 演算増幅回路、駆動回路及び位相余裕の調整方法 | |
JP2007037191A (ja) | 電圧生成回路、データドライバ及び表示装置 | |
JP5128996B2 (ja) | 出力回路、及びオフセットキャンセル方法 | |
US8289302B2 (en) | Output buffer circuit with enhanced slew rate | |
JP5172434B2 (ja) | 表示用駆動装置、及び駆動回路のレイアウト方法 | |
JP5602343B2 (ja) | 表示用駆動装置 | |
US20080111589A1 (en) | System for adjusting driving capability of output stage | |
US8059081B2 (en) | Display device | |
JP4729982B2 (ja) | 演算増幅器、駆動回路及び電気光学装置 | |
JP2006136004A (ja) | 演算増幅回路、駆動回路及び位相余裕の調整方法 | |
JP2007316673A (ja) | ソースドライバ、電気光学装置及び電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20100820 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110329 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20111220 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120308 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120313 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120511 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121030 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121101 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5128996 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151109 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |