KR930005611B1

KR930005611B1 - 칼라 영상신호 변환기

Info

Publication number: KR930005611B1
Application number: KR1019900015941A
Authority: KR
Inventors: 최건영
Original assignee: 삼성전자 주식회사; 정용문
Priority date: 1990-10-08
Filing date: 1990-10-08
Publication date: 1993-06-23
Also published as: KR920009241A

Abstract

내용 없음.

Description

칼라 영상신호 변환기

제1도는 종래의 회로도.

제2도는 본 발명에 따른 부호의 설명

* 도면의 주요부분에 대한 부호의 설명

10 : 휘도신호 합성부 11-31 : 차동증폭기

20 : 제1색차신호 합성부 30 : 제2색차신호 합성부

101-103 : 제1-제3입력단자 201-203 : 제1-제3출력단자

R51-R68 : 저항 OP1-OP3 : OP앰프

본 발명은 영상신호 처리 시스템의 칼라(color)영상신호 변환기(converter)에 관한 것으로, 특히 R(red), G(green), B(blue) 칼라 영상산호를 휘도신호(Y) 및 제1, 제2색차신호 (R-Y, B-Y)로 변환하여 처리하는 영상신호 처리 시스템에 있어서 R, G, B칼라 영상신호를 전압중첩(vlotage superposition) 이론에 근거하여 간단하게 휘도신호(Y)와, 제1, 2색차신호(R-Y, B-Y)로 변환하는 칼라 영상신호 변환기에 관한 것이다.

일반적으로 비디오(video)용 카메라(camerra)는 피사체를 촬상관등으로서 피사체를 촬상하고 광전 변환하여 각종 신호처리를 한후 원색신호 R, G, B신호를 출력한다.

또한 현재 대부분의 비디오 기기는 통상적으로 NTSC(National Television System Committee) 복합 영상신호를 사용하도록 되어 있다. 이에 따라 RGB방식의 신호를 주변의 비디오 기기에 접속할 경우에는 R, G, B신호를 NTSC 복합 영상 신호로 변환하여야만 한다. 그리고 상기 NTSC 복합 영상신호는 1개의 선에 복합된 정보를 가득 채워넣고 있으므로 영상신호의 전송이라는 점에서 RGB방식의 신호에 비해 크게 유효하다. 그러므로 각종 영상신호 처리 시스템에서는 일반적으로 상기 R, G, B신호를 NTSC 복합영상 신호로 변환하기 위해서는 우선 매트릭스(Matrix)로서 휘도신호(Y)와 제1, 제2색차신호(R-Y, B-Y)로 변환하여야 함은 공지의 사실이다. 이때 상기 휘도신호(Y)와 제1, 제2색차신호(R-Y, B-Y)는 인간의 시감도를 고려하여 하기식과 같이 각각 일정 비율로 합성된다.

E_Y=0.3E_R+0.59E_G+0.11E_B‥‥‥‥‥(1)

E_R-Y=E_R-E_Y=1.00E_R-(0.3E_R+0.59E_G+0.11E_G)=0.7E_R-(0.59E_G+0.11E_B) ‥‥‥‥‥(2)

E_B-Y=E_B-E_Y=1.00E_B-(0.3E_R+0.59E_G+0.11E_G)=0.89E_B-(0.30E_R+0.59E_G) ‥‥‥‥‥(3)

상기 (1)-(3)식에서, E_R, E_G, E_B는 각각 R, G, B신호의 전압레벨(level)을 나타낸다. 그리고 E_Y, E_R-Y, E_B-Y는 각각 변환된 휘도신호(Y)와 제1, 제2색차신호(R-Y, B-Y)로 변환하는 종래의 회로는 제1도와 같이 트랜지스터(Q1-Q20)와 저항(R1-R48)과 가변저항(VR1-VR5)및 콘덴서(Condenser)(C1-C11)로 구성되며, 상기 제1도의 구성은 트랜지스터(transister)를 사용한 칼라 영상신호 변환기의 구성이다. 상기 제1도의 구성회로를 참조하여 종래의 칼라 영상신호 변환기의 동작예를 설명하면 다음과 같다.

지금 전원이 “온”되고 제1도의 영상신호 입력단자(101, 102, 103)를 통하여 R, G, B신호가 입력되면, 상기 R, G, B신호는 각각 저항(R1-R4, R19-R22, R34-R37)과 트랜지스터(Q1-Q2, Q7-Q8, Q14-Q15)로 이루어진 버퍼(buffer)회로에 의해 버퍼링(buffering)된다. 상기 버퍼 된 R, G, B신호는 각각 저항(R5, R6, R7)을 통하여 저항(R8-R1!)및 트랜지스터(Q3)로 이루어진 베이스(Base)접지 증폭기(ampilfier)에 의해서 더해진다.

이때 상기 R, G, B신호는 각각의 비율로 더해지며 이에따라 전술한 (1)식과 같은 비율의 휘도신호(Y)가 합성된다. 일예를 들어 상기저항(R5-R8)의 저항값을 R5=422ohm R6=220ohm, R7=1.13Kohm, R8=470ohm으로 한다고 가정하면 1.7 : 2.14 : 0.42의 비율로 되어 상기 (1)식에서의 0.30 : 0.59 : 0.11의 비율에서 약 3.5배씩 증폭된 비율이 된다.

상기와 같이 더해진 휘도신호(Y)는 저항(R12-R15) 및 트랜지스터(Q4)로 이루어진 버퍼회로를 거쳐 저항(R16-R17)과 가변저항(VR1) 및 트랜지스터(Q5)로 이루어진 증폭기에서 일정레벨로 증폭된다. 이때 가변저항 및 트랜지스터(Q5)로 이루어진 증폭기에서 일정레벨로 증폭된다. 이때 가변저항(VR1)을 조정하여 원하는 레벨의 신호를 얻어낸다. 상기 일정레벨로 조정회 휘도신호(Y)는 저항(R18)과 트랜지스터(Q6)로 이루어진 버퍼회로에서 버퍼링되어 최종 출력된다.

한편 상기한 바와같이 얻어진 휘도신호(Y)에 반전된 R신호를 더하면 반전된 제1색차신호(R-Y)가 만들어지고 이를 반전시켜 제1색차신호(R-Y)를 만들어낸다. 즉, 상기 버퍼회로의 트랜지스터(Q1)에서 버퍼링된 R신호를 상기 트랜지스터(Q5)의 콜렉터(collector)단자에서 출력되는 휘도신호(Y)와 동일한 전압 레벨로 맞추기 위해 저항(R23-R24) 및 트랜지스터(Q9)로 이루어진 증폭기에 의해서 반전 시킴과 동시에 가변 저항(VR2)을 조정하여 증폭시켜 반전 R신호를 만들어 낸다.

상기 반전 R신호는 저항 (R25)과 트랜지스터(Q10)로 이루어진 버퍼회로에서 버퍼링된후 저항(R28)을 통하여 저항(R29-R32) 및 가변저항(VR3) 및 트랜지스터(Q12)로 이루어진 베이스 접지 증폭기에 입력된다.

이에따라 상기 베이스 접지 증폭기에서는 상기 트랜지스터(Q5)의 콜렉터 단자에서 출력되는 저항(R26)과 트랜지스터(Q11)로 이루어진 버퍼회로에 의해 버퍼링된 휘도신호(Y)와 상기 반전된 R신호를 더한다. 이때 상기 휘도신호(Y)와 반전 R신호는의 비율로 더해지며, 이에따라 전술한 (2)식과 같은 비율의 제1색차신호(R-Y)가 합성된다. 이때 가변저항(VR3)을 조정하여 원하는 레벨의 신호를 얻어낸다.

상기와 같이 얻어진 제1색차신호(R-Y)는 저항(R33)과 트랜지스터(Q13)로 이루어진 버퍼회로에서 버퍼링되어 최종 출력된다.

또한편 제2색차신호(B-Y)는 상기한 제1색차신호(R-Y)와 같은 방법으로 합성할수 있다. 또한 상기 제1도의 회로에서 콘덴서(C1-C3, C5-C7, C9-C10)는 각 증폭단마다의 직류분의 블록킹(blocking)을 위한 블록킹 콘덴서이다.

따라서 R, G, B신호가 휘도신호(Y) 및 제1, 제2색차신호(R-Y, B-Y)로 변환된다.

상기한 바와같은 종래의 칼라 영상신호 변환기는 트랜지스터를 사용하기 위해 AC 프로세싱(Processing)을 해야하며, 각 증폭단마다 콘덴서로 블록킹을 해야하는 문제점이 있었다.

또한 트랜지스터, 저항, 콘덴서등의 소자가 많이 소요되므로 하드웨어(hardware)의 양이 커지게 되는 문제점이 있었다. 그리고 가변저항에 의해 각 증폭단의 이득(gain)을 조정해야 하는 불편함이 있었다.

따라서 본 발명의 목적은 R, G, B신호를 휘도신호(Y) 및 제1, 제2색차신호(R-Y, B-Y)로 변환하는 칼라 영상신호 변환기에 있어서, 전압 중첩 이론에 근거하여 구성한 비반전 가산회로 및 반전가산회로로서 R, G, B신호를 간단하게 휘도신호(Y) 및 제1, 제2색차신호로 변환할 수 있는 칼라 영상신호 변환기를 제공함에 있다.

이하 본 발명을 첨부한 도면을 참조하여 상세히 설명한다.

제2도는 본 발명에 따를 회로도로서 R, G, B신호를 각각 입력하기 위한 제1, 제2, 제3입력단자(101, 102, 103)와, 변환된 휘도신호(Y) 및 제1, 제2색차신호(R-Y, B-Y)를 출력하기 위한 제1, 제2, 제3출력단자(201, 202, 203)와, 적어도 일단을 증폭할 수 있는 차동 증폭기(11)를 가지며, 일단이 상기 제1, 제2, 제3입력단자(101, 102, 103)에 각각 접속되고 타단이 상기 차동 증폭기(11)의 비반전 입력단자에 공통접속되는 저항(R51, R53)과 상기 차동증폭기(11)의 비반전 입력단자와 접지사이에 접속되는 저항(R54)으로 전압 중첩에 의해 상기 R, G, B신호의 전압레벨이 일정비가 되도록 하여 휘도신호(Y)를 합성하고, 상기 차동증폭기(11)로 비반전 증폭하며, 상기 차동 증폭기(11)의 출력단자가 상기 제1출력단자(201)에 접속되는 휘도신호 합성부(10)와, 적어도 일단을 증폭할 수 있는 차동 증폭기(21)를 가지며, 일단이 제2, 제3입력단자(102, 103)에 각각 접속되고 타단이 상기 차동 증폭기(21)의 반전 입력단자에 공통 접속되는 저항(R57, R58)으로 전압 중첩에 의해 상기 R, G, B신호의 전압 레벨은 일정비로 하여 상기 차동증폭기(21)로 반전증폭하고, 상기 제1입력단자(101)와 상기 차동증폭기(21)의 비반전 입력단자 사이에 병렬 접속되는 저항(R59-R60)과 상기 차동 증폭기(21)의 비반전 단자와 접지 사이에 접속되는 저항(R61)으로 상기 R신호의 전압 레벨이 상기 반전 증폭되는 G, B신호와 일정비가 되도록 비반전 증폭하여 제1색차신호(R-Y)을 합성하며, 상기 차동증폭기(21)의 출력단자가 상기 제2출력단자(201)에 접속되는 제1색차신호 합성부(20)와, 적어도 일단을 증폭할 수 있는 차동 증폭기(31)을 가지며, 일단이 상기 제1, 제2입력단자(101, 102)에 각각 접속되고 타단이 상기 차동 증폭기(31)의 반전 입력단자에 공통 접속되는 저항(R63, R64)으로 전압 중첩에 의해 상기 R, G신호의 전압 레벨을 일정비로 하여 상기 차동 증폭기(31)로 반전증폭하고, 상기 제3입력단자(103)와 상기 차동 증폭기(31)의 비반전 입력단자 사이에 병렬 접속되는 저항(R65-R66)과 상기 차동증폭기(31)의 비반전단자와 접지 사이에 접속되는 저항(R67)으로 상기 B신호의 전압 레벨이 상기 반전 증폭되는 R, G신호와 일정비가 되도록 비반전 증폭하며 제2색차신호(B-Y)를 합성하여, 상기 차동증폭기 (31)의 출력단자가 상기 제3출력단자(203)에 접속되는 제2색차신호 합성부(30)로 구성된다.

상기 제2도의 구성중 차동증폭기(11, 21, 31)는 각각 OP앰프(Operational Amplifier)(OP1, OP2, OP3)와 저항(R55-R56, R62, R68)로 구성된다. 그리고 휘도신호 합성부(10)는 비반전 가산회로이며 제1-제2색차신호 합성부(20-30)는 비반전 가산회로와 반전 가산회로의 혼합회로이다.

이하 본 발명에 따른 제2도의 동작예를 상세히 설명한다.

지금 전원이 “온”되고 제2도의 제1, 제2, 제3입력단자(101, 102, 103)를 통하여 R, G, B신호가 휘도신호 합성부(10)와 제1, 제2색차신호 합성부(20, 30)에 동시에 입력되면, 휘도신호 합성부(10)는 저항(R51-R56) 및 앰프(OP1)로 구성된 비반전 가산회로로서 상기 R, G, B신호를 전압 중첩에 의해 일정비로 비반전 가산 증폭하여 상기 R, G, B신호가 일정비로 합성된 휘도신호(Y)로 변환 증폭한다.

이때 상기 OP앰프(OP1)의 출력전압 E_Y는 전압중첩 이론에 근거하여 하기식과 같이 된다.

상기 (4)식에서 E_R, E_G, E_B는 각각 입력되는 R, G, B신호의 전압이며 (R55+R56)/(R55)는 상기 OP앰프(OP1)의 이득이다.

또한 상기 (4)식에서 각 저항(R51-R56)의 저항값을 적절하게 선택함으로써 전술한(1)식에서와 같은 휘도신호(Y)가 합성된다.

일예를 들어 R51=3.3Kohm, R52=1.8Kohm, R53=8.7Kohm, R54=1Kohm, R55=1Kohm, R56=1Kohm으로 하면 상기 (4)식은 하기 식과 같이 된다.

E_Y=(0.154E_R+0.282E_G+0.058E_B×2=0.308E_R+0.564E_G+0.116E……(5)

그러므로 상기 (5)식에서와 같이 휘도신호(Y)의 전한 E_Y휘도신호(Y)가 상기 (1)식에서와 근사한 비율의 E_R, E_G, E_B로 합성됨을 알수 있다.

한편, 제1색차신호 합성부(20)는 저항(R57-R62) 및 OP앰프(OP2)로 구성된 비반전 및 반전 가산회로로서, 상기 R신호는 비반전 가산시 증폭하고 G, B신호는 전압중첩에 의해 일정비로 반전 가산 증폭하여 상기 R, G, B신호가 일정비로 합성된 제1색차신호(R-Y)로 변환 출력한다.

이때 상기 OP앰프(OP2)의 출력단자 E_R-Y는 하기식과 같이 된다.

상기 (6)식에서 (R57//R56//+R62)/(R57//R58)은 비반전증폭의 이득이 R62/R57 및 R62/R58은 각각 E_B, E_G에 대한 반전증폭의 이득이다.

그리고 전술한 (2)식에서의 E_R의 계수 0.7은 E_G의 계수 0.5와 E_B의 계수 0.11의 합으로 되므로 상기 제1색차신호 합성부(2)에서 가산회로를 구성할때 저항(R59, R60)은 저항(R57, R58)과 동일한 저항값으로 선택할 수 있다. 즉 R59=R59, R60=R58, R61=R62로 선택할 수 있다.

이에 따라 상기 (6)식은 하기식으로 다시 쓸 수 있다.

또한 상기한 휘도신호(Y)합성시와 마찬가지로 상기 (7)식에서 각저항(R57-R62)의 저항값을 적절하게 선택함으로써 전술산 (2)식에서와 같은 제1색차신호(R-Y)가 합성된다.

일예를 들어 R61=R62=1Kohm, R57=R59=1.8Kohm, R58=R60=8.7Kohm으로 하면 상기 (7)식은 하기와 같이 된다.

E_R-Y=0.67E_R+(0.56E_G+0.111E_B)………(8)

그러므로 상기 (8)식에서와 같이 제1색차신호(R-Y)의 전압 E_R-Y가 상기(2)식에서와 근사한 비율의 E_R, E_G, E_B로 합성됨을 알수 있다.

또한편 제2색차신호 합성부(30)는 저항(R63-R68) 및 OP앰프(OP3)로 구성된 비반전 및 반전 가산회로로서, 상기 B신호 비반전 가산증폭하고 R, G신호는 전압 중첩에 의해 일정비로 반전 가산 증폭하여 상기 R, G, B신호가 일정비로 합성된 제2색차신호(B-Y)로 변환 출력된다.

이때 상기 OP앰프(OP3)의 출력전압 E_B-R는 하기식과 같이 된다.

상기 (9)식은 상기 (6)식과 같은 형태이며, 전술한 (3)식에서의 E_B의 계수 0.89은 E_R의 계수 0.3과 E_G의 계수 0.59의 합으로 되므로 상기 제2색차신호 합성부(30)에서 가산회로를 구성할때 저항(R63, R64)은 저항(R65, R66)과 동일한 저항값으로 선택할 수 있다. 즉 R65=R63, R66=R64, R67=R68로 선택할 수 있다.

이에 따라 상기 (9)식은 하기식으로 다시 쓸수 있다.

또한 상기한 제1색차신호(R-Y) 합성시와 마찬가지로 상기 (10) 식에서 각 저항(R57-R62)의 저항값을 적절하게 선택함으로써 전술한 (3)식에서와 같은 제2색차신호(B-Y)가 합성된다. 일예를 들어 R63=R65=1.8Kohm, R64=R66=3.3Kohm, R67=R68=1Kohm으로 하면 상기 (10)식은 하기와 같이 된다.

E_B-Y=0.86E_B-(0.56E_R+0.30E_G)……………(11)

그러므로 상기 (11)식에서와 같이 제2색차신호(B-Y)의 전압 E_B-Y가 상기 (3)식에서와 근사한 비율의 E_R, E_G, E_B로 합성됨을 알수 있다.

따라서 제1-제3 입력단자(101-103)에 각각 입력되는 R, G, B신호는 휘도신호(Y)와 제1-제2색차신호(R-Y, B-Y) 각각 제1, 제2, 제3출력단자(201, 202, 203)를 통하여 출력된다.

한편 본 발명에서는 차동증폭기(11-31)를 OP앰프로 구성하였으나 트랜지스터에 의한 앰프로 바꾸어도 동일한 효과를 얻을 수 있다.

상술한 바와같이 본 발명은 R, G, B신호를 휘도신호(Y) 및 제1, 2색차신호(R-Y, B-Y)로 변환하는 칼라 영상 변환기에 있어서, 전압중첩 이론에 근거하여 구성한 비반전 가산회로 및 반전가산회로에 의해 R, G, B신호를 휘도신호(Y) 및 제1, 제2색차신호로 변환하는 회로로서 회로 구성을 간단하게 할 수 있으며 휘도 신호를 저항만으로 구현함으로써 안정된 출력을 얻을 수 있는 잇점이 있다.

Claims

R, G, B신호를 휘도신호(Y)와 제1, 제2색차신호(R-Y, B-Y)로 변환하는 칼라 영상신호 변환기에 있어서, R, G, B신호를 각각 입력하기 위한 제1, 제2, 제3입력단자(101, 102, 103)와, 변환된 휘도신호(Y)및 제1, 제2색차신호(R-Y, B-Y)를 출력하기 위한 제1, 제2, 제3출력단자(201, 202, 203)와, 적어도 일단을 증폭할 수 있는 차동증폭기(11)를 가지며, 일단이 상기 제1, 제2, 제3입력단자(101, 102, 103)에 각각 접속되고 타단이 상기 차동증폭기(11)의 비반전 입력단자에 공통 접속되는 저항(R51, R53)과 상기 차동 증폭기(11)의 비반전 입력단자와 접지 사이에 접속되는 저항(R54)으로 전압 중첩에 의해 상기 R, G, B신호의 전압 레벨이 일정비가 되도록 하여 휘도신호(Y)를 합성하고, 상기 차동 증폭기(11)로 비반전 증폭하며, 상기 차동증폭기(121)의 출력단자가 상기 제1출력단자(201)에 접속되는 휘도신호 합성부(10)와, 적어도 일단을 증폭할 수 있는 차동 증폭기(21)를 가지며, 일단이 상기 제2, 제3입력단자(102, 103)에 각각 접속되고 타단이 상기 차동 증폭기(21)의 반전 입력단자에 공통 접속되는 저항(R57, R58)으로 전압 중첩에 의해 G, B신호의 전압 레벨을 일정비로 하여 상기 차동증폭기(21)로 반전증폭하고, 상기 제1입력단자(101)와 상기 차동증폭기(21)의 비반전 입력단자 사이에 병렬 접속되는 저항(R59-R60)과 상기 차동 증폭기(21)의 비반전 단자와 접지 사이에 접속되는 저항(R61)으로 상기 R신호의 전압 레벨이 상기 반전 증폭되는 G, B신호와 일정비가 되도록 비반전 증폭하여 제1색차신호(R-Y)를 합성하며, 상기 차동증폭기(21)의 출력단자가 상기 제2출력단자(201)에 접속되는 제1색차신호 합성부(20)와, 적어도 일단을 증폭할 수 있는 차동 증폭기(31)를 가지며 일단이 상기 제1, 제2입력단자(101, 102)에 각각 접속되고 타단이 상기 차동 증폭기(31)의 반전 입력단자에 공통 접속되는 저항(R63-R64)으로 전압 중첩에 의해 상기 R, G신호의 전압 레벨을 일정비로 하여 상기 차동증폭기(31)로 반전 증폭하고, 상기 제3입력단자(103)와 상기 차동 증폭기(31)의 비반전 입력단자 사이에 병렬 접속되는 저항(R65-R66)과 상기 차동 증폭기(31)의 비반전 단자와 접지 사이에 접속되는 저항(R67)으로 상기 B신호의 전압레벨이 상기 반전 증폭되는 R, G신호와 일정비가 되도록 비반전 증폭하여 제2색차신호(B-Y)를 합성하며, 상기 차동증폭기(31)의 출력단자가 상기 제3출력단자(203)에 접속되는 제2색차신호 합성부(30)로 구성함을 특징으로 하는 칼라 영상신호 변환기.
제1항에 있어서, 저항(R57)과 저항(R59)의 저항값이 동일하며 저항(R58)과 저항(R60)의 저항값이 동일함을 특징으로 하는 칼라 영상신호 변환기.