KR930005346B1 - 하이웨이 정합의 오류 검출회로 - Google Patents

Abstract

내용 없음.

Description

하이웨이 정합의 오류 검출회로

제1도는 8×8 스페이스 매트릭스의 상세 구성도.

제2도는 64×64 스페이스 매트릭스 모듈 구성도.

제3도는 본 발명의 상세 구성도.

* 도면의 주요부분에 대한 부호의 설명

10 : 제어 데이타 처리부 20 : 채널 점유지시 신호 처리부

30 : 8×8 매트릭스 40 : 래치군

1 : 3-상태버퍼군 2 : 제1래치 수단

3 : 인코더 수단 4 : 제2래치 수단

5 : 패리티 검출수단

본 발명은 TDX-10(등록상표임)등의 전전자 교환기 내에서 공간분할 교환중 하이웨이 정합의 인터페이스상에서 오류가 발생되는 것을 검출하기 위한 하이웨이 정합의 오류검출 회로에 관한 것이다.

소요량의 공간분할 교환 시스팀에서 부터 대용량의 공간분할 교환 시스팀으로도 구성할 수 있는 시스팀이 되기 위해서는 시스팀의 확장성, 성능의 향상과 운용/유지보수 기능을 고려할 때 시스팀이 모듈화는 필연적이다. 이러한 점들을 고려한 공간분할 스위치의 구성을 위하여 최신의 전전자 교환 시스팀은 스페이스 매트릭스 모듈과 하이웨이 모듈로 구분하여 모듈화로 교환용량의 확장성을 고려하여 구성되어있고, 모듈간의 정합에 따른 오류발생 위치(fault localization)의 정확한 파악이 시스팀의 신뢰성 측면에서 중요한 기술적 과제가 된다.

따라서, 본 발명의 목적은 모듈화된 전전자 교환기에 있어서, 모듈간의 정합에 따른 오류발생시 오류발생 위치를 정확히 파악해 내어 시스팀의 운용, 유지보수 기능의 향상과 신뢰도 및 성능향상을 꾀할 수 있는 하이웨이 정합의 오류 검출회로를 제공하는데 있다.

상기의 목적을 달성하기 위해 본 발명은 8×8 스페이스 매트릭스의 출력 하이웨이에서 출력되는 데이타를 입력으로 받아 채널 점유지시 비트의 존재 여부에 의해 입력데이타를 스위칭 하는 3-상태 버퍼군과, 상기 3-상태 버퍼군의 입력단에 병렬로 연결되어 채널 점유지시 비트만을 별도로 입력하여 래치(letch)시키는 제1래치수단과, 상기 제1래치수단에 연결되어 제1래치수단의 출력을 인코딩하여 출력 하이웨이 경로를 알 수 있는 하이웨이 번호 정보 데이타와 채널 점유정보 데이타를 출력하는 인코더 수단과, 상기 3-상태버퍼군에 연결되어 출력되는 PCM데이타 8비트와 패리티 1비트를 시간적으로 정렬시켜 출력하는 제2래치 수단과, 상기 인코더 수단과 제2래치 수단에 연결되어 인코더 수단의 출력중 채널 점유지시 비트 1비트를 입력으로 받아 패리티 검출 수행 정보로 사용하여 제2래치 수단의 출력 데이타를 패리티 검출하여 오류검출 결과를 출력하는 패리티 검출 수단으로 구성하였다.

이하, 첨부된 도면을 참조하여 본 발명의 일실시예를 상세히 설명한다.

제1도는 본 발명의 전단에 위치하여 본 발명으로 PCM데이터를 스위칭 하는 8×8 스페이스 매트릭스(8×8SM)의 상세 구성도이다.

도면에서 (10)은 제어데이타 처리부, (20)은 채널 점유지시 신호 처리부, (30)은 8×8 매트릭스(40)은 래치군을 각각 나타낸다.

개략적인 동작을 살펴보면, 제어데이타 처리부(10)에서 처리된 제어데이타로 8×8 매트릭스(30)을 제어하며, 입력 PCM데이타를 해당 출력 하이웨이로 스위칭하여 PCM데이터 8비트와 패리티 1비트 그리고 채널 점유지시 1비트를 포함한 10비트의 데이터를 래치군(40)을 통해 출력시킨다.

제2도는 64×64 스페이스 매트릭스 모듈의 구성도로서 도면의 표시 문자중, IH는 입력 하이웨이를 나타내며, 8×8SM 제1도에서 설명한 8×8 스페이스 매트릭스, OH는 출력 하이웨이를 나타낸다. 여기서, 제어 데이터에 의한 통화로의 형성은 입력 하이웨이 23(IH23)에서 출력 하이웨이 0(OHO)으로 구성되어 있다고 가정할 경우에 스위칭을 수행하는 스페이스 매트릭스는 8×8SM3이다. 이때, 입력 하이웨이 23을 제외한 다른 입력 하이웨이들이 출력 하이웨이 0(OHO)으로 연결되는 채널은 존재할 수 없게 된다. 즉, 하이웨이 0으로 출력되는 PCM데이터는 입력 하이웨이 23에서 입력되어 PCM데이터 뿐이며, 8×8SM3에서 스위칭되는 과정에 패리티 1비트와 채널 점유지시 1비트가 함께 출력되게 된다.

제3도는 출력 하이웨이의 데이타를 받아 오류를 검출하는 본 발명의 상세 구성도로서, 도면에서 (1)은 3-상태 버퍼군, (2)는 제1래치수단, (3)은 인코더 수단, (4)는 제2래치수단, (5)는 패리티 검출수단을 각각 나타낸다.

제2도의 8×8SMn(n=1, 2, …8)의 출력 하이웨이 0(OHO)에서 출력되는 10비트 데이터는 3-상태 버터군(1)의 3-상태 버퍼(n=1, 2, …8)으로 입력된다. 이때 채널 점유지시 1비트는 3-상태 버퍼 n(n=1, 2, …8)의 출력으로 나타난다. 한편, 채널 점유지시 1비트와 나머지 스페이스 매트릭스(SM1, SM2, SM4, SM5, SM6, SM7, SM8)에서 출력되는 채널 비점유지시 1비트들이 제1래치수단(2)에서 시간적으로 정렬한 후에 인코더수단(3)에서 채널 점유지시 비트가 입력되는 하이웨이의 번호를 지칭하는 2진수로 인코딩한 3비트(“011”)와 채널 점유지시 비트는 패리티 검출기로 입력되어 패리티 검출의 유무를 나타낸다. 3-상태 버퍼 n(n=1, 2, …8)에서 출력된 PCM데이터 8비트와 패리티 1비트가 제2래치수단(4)에서 시간적으로 인코더수단(3)에서 출력되는 데이터와 동일한 시점에 맞추어 패리티 검출수단(5)으로 입력된다.

8×8SMn(n=1, 2, …8)의 출력 하이웨이 0(OHO)에서 출력되는 PCM데이터 8비트와 패리티 1비트가 계속해서 동일 경로를 따라 패리티 검출수단(5)으로 입력되는 과정에서 혹은 스위칭 단계에서 PCM데이터의 오류가 발생되었을 경우에 패리티 검출수단(5)에서 오류 발생여부를 “오류 검출결과”로서 판단하며, 아울러 어떤 경로상의 출력 하이웨이에서 오류가 발생되었는지를 인코더의 출력인 “하이웨이 번호”로서 파악할 수 있다.

또한 8개의 출력 하이웨이들중 PCM데이터가 존재하는지, 즉, 점유된 채널이 존재하는지를 알 수 있어서 패리티 검출의 수행 여부를 패리티 검출기로 통보해 준다.

따라서, 상기와 같이 구성되어 동작하는 본 발명은 소용량의 공간분할 교환 시스팀에서 부터 대용량의 공간분할 교환 시스팀에 이르기까지 교환용량을 가변할 수 있는 모듈화된 시스팀에서 정확한 하이웨이 정합시의 오류를 검출할 수 있으므로 시스팀의 신뢰성과 성능 향상, 운용/유지보수 기능의 향상을 꾀할 수 있는 적용 효과가 있다.

Claims (1)

1. 모듈화된 전전자 교환시스팀에 있어서 ; 8×8 스페이스 매트릭스의 출력 하이웨이에서 출력되는 데이타를 입력으로 받아 채널 점유지시 비트의 존재 여부에 의해 입력데이타를 스위칭 하는 3-상태 버퍼군(1) ; 과, 상기 3-상태 버퍼군(1)의 입력단에 병렬로 연결되어 채널 점유지시 비트만을 별도로 입력하여 래치(letch)시키는 제1래치수단(2) ; 과, 상기 제1래치수단(2)에 연결되어 제1래치수단(2)의 출력을 인코딩하여 출력 하이웨이 경로를 알 수 있는 하이웨이 번호 정보 데이타와 채널 점유정보 데이타를 출력하는 인코더 수단(3) ; 과, 상기 3-상태버퍼군(1)에 연결되어 출력되는 PCM데이타 8비트와 패리티 1비트를 시간적으로 정렬시켜 출력하는 제2래치수단(4) ; 과, 상기 인코더 수단(3)과 제2래치 수단(4)에 연결되어 인코더 수단(3)의 출력중 채널 점유지시 비트 1비트를 입력으로 받아 패리티 검출 수행 정보로 사용하여 제2래치 수단(4)의 출력 데이타를 패리티 검출하여 오류검출 결과를 출력하는 패리티 검출 수단(5)으로 구성된 것을 특징으로 하는 하이웨이 정합의 오류 검출회로.

Images