KR930004806Y1

KR930004806Y1 - 전압형 인버터의 데드타임 보상회로

Info

Publication number: KR930004806Y1
Application number: KR2019910003292U
Authority: KR
Inventors: 장서건
Original assignee: 금성계전 주식회사; 백중영
Priority date: 1991-03-12
Filing date: 1991-03-12
Publication date: 1993-07-23
Also published as: KR920018733U

Abstract

내용 없음.

Description

전압형 인버터의 데드타임 보상회로

제1도는 종래의 전압형 인버터 구동회로도.

제2도 및 제3도는 종래 기술의 타이밍챠트.

제4도는 본 고안의 데드타임 보상회로도.

제5도는 제4도내의 각 부분에서의 출력파형도.

본 고안은 전압형 인버터의 데드타임 보상회로에 관한 것으로, 특히 전류 파형의 개선과 토오크의 감소 및 맥동을 방지할 수 있도록 한 전압형 인버터의 데드타임 보상회로에 관한 것이다.

일반적으로 전압형 인버터는 주로 유도 전동기를 구동하는 목적으로 이용되기 때문에 인버터는 부하가 요구하는 토오크를 맥동없이 일정하게 공급해 주어야 한다. 그러나 아암 단락을 방지하기 위해 보장해 주어야 하는 데드타임은 특히 저속에서 토오크의 감소와 토오크 리플을 크게 하여 전체 시스템을 불안정하게 하는 중요한 원인이 된다. 본고안은 이러한 데드타임에 의한 역효과를 하드웨어적으로 보상하여 줌으로서 특히 저속 영역에서 안정된 시스템 동작을 보상하기 위한 회로이다.

관련 기술의 종래 기술로는 인버터의 3지로중 1지로로서 제1도에서 보여주는 바와 같이 파워 트랜지스터(TR1,TR2)와, 상기 트랜지스터의 에미터와 콜렉터 사이에 접속된 프리휠 다이오드(FD1,FD2)와, 모터권선 등가 인덕턴스(L1,L2) 및 콘덴서(C)로 구성된 것이 있다. 상기 구성의 인버터는 콘덴서에 충전된 DC전압으로 부터 두개의 트랜지스터(TR1,TR2)를 적절히 스위칭 하여 원하는 전압과 주파수의 AC를 만들어낸다. 그러나 트랜지스터(TR1)를 오프 시키면서 동시에 트랜지스터(TR2)를 온시키는 경우 상기 트랜지스터(TR1)가 미처 오프되지 못하기 때문에 DC 링크단의 쇼트가 생겨 트랜지스터가 파괴된다.

따라서 이러한 현상을 방지하기 위하여 두 트랜지스터(TR1,TR2)를 동시에 온-오프 시키지 못하고 트랜지스터(TR1)를 오프 시킨후 일정한 지연을 가지고 트랜지스터(TR2)를 온하게 된다. 이 지연시간을 데드타임이라고 한다.

따라서 상기 기술한 종래기술은 상기 지연시간으로 인하여 Ia〉0인 경우, 제2도에서 보여주는 바와 같이 전류가 흐를 때에 실제전압(Va)은 원하는 전압(Va^*)보다 동도면의 빗금친 부분에서 보여주듯이 Td(데드타임)만큼 부족하게 나타난다. 동도면에서 U⁺는 트랜지스터(TR1)의 베이스 구동신호이고, U^-는 트랜지스터(TR2)의 베이스 구동신호이다.

또한 Ia〈0인 경우, 제3도에서 보여주는 바와 같이 상기 Ia〉0인 경우와는 반대로 원하는 전압파형보다 동도면에서 빗금친 부분만큼 과전압 형태로 나타난다.

아울러 V, W상 역시 상기 설명한 U상과 동일한 결과를 가지므로 여기에서는 일예로서 U상을 설명하였다.

이상과 같이 상기 종래 기술은 지연시간으로 인하여 부족전압과 과전압이 전류의 방향에 따라 나타나고, 이러한 Td의 폭을 갖는 펄스 전압들이 전류파형의 왜곡, 토오크의 감소 및 맥동의 원인이 된다.

본 고안은 상기 종래의 기술의 문제점에 착안하여 안출한 것으로, 과전압 및 부족전압을 제거함으로써 원하는 전압(Va^*)과 동일한 전압을 얻도록 하여 전류파형의 왜곡, 토오크의 감소 및 맥동을 방지할 수 있도록 한 전압형 인버터의 데드타임 보상회로를 제공함을 그 목적으로 한다.

상기 목적을 달성하기 위하여 본 고안에 따른 전압형 인버터의 데드타임 보상회로는 입력전류의 극성에 따라 카운터에 일정한 펄스신호를 발생하는 제1멀티플렉서(10)와, 상기 제1멀티플렉서로부터의 펄스신호를 입력데이터에 상응하여 카운팅하는 카운터(20)와, 상기 카운터로부터 펄스신호를 입력으로 하여 전류의 극성에 따라 그에 상응하는 출력펄스를 발생하는 제2멀티플렉서(30)와, 상기 제2멀티플렉서의 출력펄스를 입력으로 하여 데드타임을 발생하는 데드타임 발생부(40)로 이루어지며, 상기 제1 및 제2멀티플렉서의 입력전류가 +일때는 하강에지를 기준으로 전류가 -일때는 상승에지를 기준으로 하여 동작하는 것을 특징으로 하는 그 기술적 수단으로 한다.

제4도는 본 고안에 따른 전압형 인버터의 데드타임 보상회로도이고, 제5도는 제4도내의 각 부분의 출력파형도이다.

이하 제4도 및 제5도를 참조하여 본 고안의 동작을 설명한다.

원하는 전압파형이 제1멀티플렉서(10)에 입력될 때, 전류의 극성이 +일 경우는 입력파형의 하강에지를 기준으로 하여 출력단자(OUT)를 통해 제5도내의 ③번 파형을 카운터(20)로 출력하고, 전류의 극성이 -일 경우는 입력파형의 상승에지를 기준으로 하여 출력단자(OUT)를 통해 제5도내의 ③번 파형을 상기 카운터(20)로 출력시킴으로서 상기 카운터(20)를 동작시킨다.

상기 카운터(20)는 복수개의 단자(a,b,c,d)를 통해 입력되는 입력데이터에 상응하여 상기 제1멀티플렉서(10)로 부터 입력된 신호를 카운팅한 다음, 출력단자를 통해 그에 상응하는 출력신호를 제2멀티플렉서(30)로 출력한다. 상기 카운터(20)의 출력파형은 제4도에서 ④, ⑤번 파형으로서 보여준다.

상기 제2멀티플렉서(30)는 상기 카운터(20)로 부터 입력된 신호에 대하여 단자(SEL)를 통해 입력되는 전류의 극성에 따라 상승에지(극성이 -일때)나 또는 하강에지(극성이 +일때)를 기준으로 하여 동작하게 된다. 상기 제2멀티플렉서의 출력파형은 제5도의 ③번에서 보여준다.

데드타임 발생부(40)는 상기 제멀티플렉서의 출력신호를 입력한 다음, 극성(+ 또는 -)에 따라 시간(td)을 발생하여 출력단자로 상기 시간(td)만큼 보상된 출력신호를 발생한다. 상기 출력신호는 제5도내의 ⑦, ⑧번으로 보여준다.

이상 설명한 바와 같이 본 고안에 따른 장치를 유도 전동기 등을 구동하는데 이용되는 전압형 인버터에 적용시켜 과전압 및 부족전압을 제거함으로써, 전압형 인버터에서 원하는 전압과 동일한 전압을 얻도록 하여 전류파형의 왜곡, 토오크의 감소 및 맥동 등을 방지할 수 있도록 한 지대한 효과를 갖는다.

Claims

전압형 인버터의 데드타임 보상회로에 있어서, 입력전류의 극성에 따라 카운터에 일정한 펄스신호를 발생하는 제1멀티플렉서(10)와; 상기 제1멀티플렉서로부터의 펄스신호를 입력데이터에 상응하여 카운팅하는 카운터(20)와; 상기 카운터로부터 펄스신호를 입력으로 하여 전류의 극성에 따라 그에 상응하는 출력펄스를 발생하는 제2멀티플렉서(30)와; 상기 제2멀티플렉서의 출력펄스를 입력으로 하여 데드타임을 발생하는 데드타임 발생부(40)로 이루어지고, 상기 제1 및 제2멀티플렉서(10,30)의 입력전류가 +일때는 하강에지를 기준으로, 입력전류가 -일때는 상승에지를 기준으로 하여 동작하는 것을 특징으로 하는 전압형 인버터의 데드타임 보상회로.