KR930004711B1 - 화합물 반도체소자의 저항전극 및 그 형성방법 - Google Patents
화합물 반도체소자의 저항전극 및 그 형성방법 Download PDFInfo
- Publication number
- KR930004711B1 KR930004711B1 KR1019890008137A KR890008137A KR930004711B1 KR 930004711 B1 KR930004711 B1 KR 930004711B1 KR 1019890008137 A KR1019890008137 A KR 1019890008137A KR 890008137 A KR890008137 A KR 890008137A KR 930004711 B1 KR930004711 B1 KR 930004711B1
- Authority
- KR
- South Korea
- Prior art keywords
- thin film
- electrode
- forming
- compound semiconductor
- semiconductor device
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 43
- 239000010409 thin film Substances 0.000 claims description 68
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 claims description 42
- 238000010438 heat treatment Methods 0.000 claims description 37
- 239000004065 semiconductor Substances 0.000 claims description 31
- 150000001875 compounds Chemical class 0.000 claims description 24
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 17
- 239000000758 substrate Substances 0.000 claims description 12
- 229910052732 germanium Inorganic materials 0.000 claims description 10
- 229910052763 palladium Inorganic materials 0.000 claims description 8
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 7
- 238000000137 annealing Methods 0.000 claims description 6
- 239000010408 film Substances 0.000 description 13
- 230000015572 biosynthetic process Effects 0.000 description 7
- 238000001771 vacuum deposition Methods 0.000 description 6
- 229910017401 Au—Ge Inorganic materials 0.000 description 5
- 238000005275 alloying Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 238000002474 experimental method Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000007789 gas Substances 0.000 description 2
- 230000001788 irregular Effects 0.000 description 2
- 238000004904 shortening Methods 0.000 description 2
- 238000003746 solid phase reaction Methods 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- 239000010953 base metal Substances 0.000 description 1
- 229910052790 beryllium Inorganic materials 0.000 description 1
- 229910052793 cadmium Inorganic materials 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- 150000002367 halogens Chemical class 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000007733 ion plating Methods 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000002256 photodeposition Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 229910052711 selenium Inorganic materials 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910052714 tellurium Inorganic materials 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
- 229910052724 xenon Inorganic materials 0.000 description 1
- FHNFHKCVQCLJFQ-UHFFFAOYSA-N xenon atom Chemical compound [Xe] FHNFHKCVQCLJFQ-UHFFFAOYSA-N 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/452—Ohmic electrodes on AIII-BV compounds
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/056—Gallium arsenide
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/058—Ge germanium
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
내용 없음.
Description
제1도는 본 발명의 일실시예에 관한 화합물 반도체소자의 저항전극의 구조를 도시한 단면도.
제2도는 본 발명의 일실시예에 관한 화합물 반도체소자의 저항전극 형성방법을 도시한 도면.
제3도는 본 발명에 있어서의 가열공정의 가열온도와 접촉저항과의 관계를 도시한 도면.
제4도는 종래기술에 관한 화합물 반도체소자의 저항전극 형성방법을 도시한 도면.
* 도면의 주요부분에 대한 부호의 설명
1 : GaAs기판 2 : AuGe막
3 : Ni막 4 : 저항전극
5 : Pd박막 6,7 : Ge박막
8 : Pd/Ge막
본 발명은 화합물 반도체소자상에 형성된 저항전극 및 그 형성방법에 관한 것이다.
화합물 반도체소자에 전극을 형성하는 방법으로서 저항전극 형성기술이 있다. 금속과 반도체를 접촉시킬 때, ① 계면에서의 캐리어의 재결합속도가 매우 빠를 경우, ② 쇼트키장애가 충분히 낮을 경우, ③ 캐리어가 터널되는 만큼 장애가 충분히 낮은 경우는 저항접촉이 된다(LSI 핸드북, 전자통신학회편, 710). 이 저항접촉은 가장 일반적인 방법으로서, 합금화법(alloyed ohmic contact)이 있다. 이 방법은 몇가지의 합금을 피착하고, 열처리에 의해 반도체와 합금화시켜 저항으로 하는 것으로서, 베이스금속으로 Au, Ag, In등을 사용하고, 첨가물로서 n형에는 Si, Ge, Sn, Se, Te를 P형에는 Zn, Cd, Be, Mg을 첨가한 것이 널리 사용되고 있다.
이 중에서 일반적으로 사용되고 있는 Ni/Au-Ge/GaAs계에 대해서 설명한다.
Au-Ge의 공정온도(共晶溫度)는 356℃, Au-Ga의 공정온도는 341℃등이고, 이 온도에서 액층이 형성된다. GaAS표면에는 자연산화막이 존재하기 때문에, 분해가 일어나는 것은 자연산화막이 제거된 부분에 한정되고, 이 녹은 부분에 Au-Ge용액이 응집하여 소위 보올업이라 불리우는 불규칙적인 합금화가 진행한다. Ni는 이 불규칙적인 합금화를 방지하기 위해 첨가되고 있다. Ni는 GaAs와 강한 고상(固相)반응을 가지기 때문에 Ni가 GaAs계면에 확산해서 GaAs를 고상으로 분해해서 NiAs, β-AuGa를 형성한다. 이 고상반응에서 자연산화막이 제거되기 때문에, 보올업을 발생하지 않는다. 고농도층형성은 GaAs표면에 Ge의 확산에 의해서 이루어진다(LSI핸드북, 전자통신학회편, 710편).
제4도는 종래의 저항전극의 형성방법을 도시한 도면이다. 종래의 저항전극은 상술한 바와 같이 기판상에 형성된 AuGe박막과 그 상부면에 형성된 Ni박막의 2층구조로 형성되어 있다. 이하, 그 형성방법을 설명한다. 먼저, 화합물반도체로서 GaAs기판(1)상에 AuGe박막(2)을 진공중착에 의해서 형성한다(스텝 101)
또한, 이 AuGe박막(2)상에 Ni박막(3)을 진공중착에 의해서 형성한다(스텝 102). 다음에 이상의 공정에 의해서 형성된 AuGe박막(2) 및 Ni박막(3)을 350℃이상으로 가열함으로써(스텝 103), 저항접함을 형성하여 (스텝 104), Ni/Au-Ge로 이루어진 저항전극(4)이 형성된다. 이런 종류의 전극은 재현성이 좋고 접촉저항(통상, 1×10-5Ω㎠이하)이 낮다.
그러나, Au-Ge-Ni 전극배선기술은 장치의 규모가 작아짐에 따라 복잡한 합금화 공정을 수반하므로, 미세화가 요구되는 LSI에는 불출분하며, 가열시에 전극이 변형되기 쉬워 반도체소자와 저항전극과의 계면이 불균일해진다. 그 때문에, 소자의 미세화에 따라, 전극의 단락이나 트랜지스터 특성의 불균일을 초래한다는 결점이 이 있었다.
특히, 화합물 반도체소자로서 GaAs를 사용하였을 경우, GaAs에 있어서의 Au의 급속한 확산에 의한 신뢰성상의 문제가 있고, Au-Ge계는 합금화의 깊이가 깊은곳까지 미치므로, Au-Ga라는 저융점의 공정합금이 되어 내열성이 나빠진다는 결점이 있었다. (반도체 핸드북 제2판, 반도체 핸드북편찬 위원회편, 366면).
또 전극을 형성하는 재료로서 팔라듐(Pd)과 게르마늄(Ge)을 사용하는 것이 있다(J.Appl. Phys.62(3). 1987. 8. 1, 942~947면).
이 기술은, Pd 박막을 형성한 후에 Ge박막을 형성하고, 이들을 325℃에서 30분간 가열하는 것이며, 상기 결점에 대해서는 전혀 검토되어 있지 않았다. 또 가열시간이 길어지므로, 생산효율이 나빠진다는 결점이 있었다. 또한, 가열온도가 낮으므로, 예를들면 저항전극을 형성한 후에 게이트전극 등을 형성할 경우 그 이상의 고온으로 하면 열이력에 의해 특성이 열화된다는 결점이 있었다. 그래서 본 발명은 전극의 단락이 일어나지 않으며, 트랜지스터 특성이 균일해지도록한 화합물 반도체소자의 저항전극 및 그 형성방법을 제공하는 것을 목적으로 한다.
또, 가열시간을 단축함으로써, 생산효율의 향상을 도모하여, 열에 대한 신뢰성의 향상을 목적으로 하는 것이다.
상기 과제를 달성하기 위하여, 본 발명은 화합물반도체상에 저항전극을 형성하는 화합물반도체소자의 전극형성방법에 있어서, 화합물 반도체상에 팔라듐(Pd)박막을 형성하는 제1박막형성공정과, Pd박막상에 게르마늄(Ge)박막을 형성하는 제2박막형성공정과, Pd박막 및 Ge박막을 단시간 열처리법에 의하여 가열하는 가열공정으로 구성되며, 이 방법에 의해서 n형 GaAs기판상에 형성된 팔라듐(Pd)박막과 상기 Pd박막상에 형성된 게르마늄(Ge)박막을 갖추어서 구성되어 있고, 상기 Pd박막이 300 내지 1500Å으로 형성되고, 상기 Ge박막이 500 내지 1500Å으로 형성된 화합물 반도체소자의 저항전극을 제조하는 것을 특징으로 한다.
이 경우, 제1박막형성공정에서 300~1500Å의 Pd박막을 형성하고 제2박막형성공정에서 적어도 500~1500Å의 게르마늄박막을 형성하며, 가열공정에서 Pd박막 및 Ge박막을 단시간가열처리법에 의해 500℃ 내지 620℃에서 3초 내지 20초간 가열하면 효과적이다. 또한, 단시간 가열처리법으로서는 폴래시램프어니일링법을 사용할 수 있다.
본 발명은 이상과 같이 구성되어 있으므로, 제1박막공정, 제2박막공정 및 가열공정의 상호작용에 의해 가열시에 있어서의 전극의 변형이 없고, 화합물 반도체소자와 전극과의 계면이 균일한 저항전극을 형성할 수 있다. 따라서 화합물 반도체소자의 저항전극의 내열성이 향상된다.
팔라튬막 및 게르마늄막을 가열할 때, 접촉저항은 가열온도가 600℃에서 최저값이 된다. 600℃의 전후에서 접촉저항은 서서히 증가하나, 전극표면의 균일성 및 평탄성은 500℃ 내지 620℃부근까지 양호하다. 가열ㅇ노도가 500℃미만이 되면, 저항이 증가하여 실용성이 부족하다. 또 가열온도가 660℃를 초과하면, 표면이 거칠어지며 저항치는 현저히 증가한다.
또한, 가열시간은 3초로부터 20초동안에 행하는 것이 바람직하다. 가열시간이 3초 미만이 되면, 열의 공급이 불충분하게 되어, Ge층이 기판에 충분히 확산되지 않게 된다. 또, 가열시간이 20초를 초과하면 저항이 커진다.
이하 본 발명의 일실시예에 관한 화합물반도체소자의 저항전극 및 그 형성방법의 일시시예를 첨부도면에 의거해서 설명한다. 또한, 설명에 있어서 동일한 요소에는 동일한 부호를 사용하고, 중복되는 설명은 생략한다.
제1도는 본 발명의 일실시예에 관한 화하물 반도체소자의 저항전극을 도시한 도면이다. 본 발명은 기본적으로 Pd박막(5) 및 Ge박막(6)을 포함하는 2층 구조로 구성되어 있다. Pd박막(5)은 n형 GaAS기판(1)상에, 막두께 300~1500Å으로 형성되어 있다. 이 Pd박막(5)의 상부면에는 Ge박막(6)이 500~1500Å으로 형성되어 있다.
제2도는 제1도에 도시한 화합물 반도체소자의 저항전극의 형성방법을 도시한 공정도이다.
본 발명에 의하면 화합물 반도체소자의 저항전극 형성방법은 기본적으로 제1박막 형성공정, 제2박막형성공정 및 가열공정을 포함해서 구성된다. 제2도에 있어서, 제1박막형성공정에서는, GaAs기판(1)상에 Pd박막(5)을 진공증착등에 의해서 형성한다(스텝 201). 이 경우, Pd박막(5)의 막두께는 1500Å을 초과하면 단시간 열처리법에 있어서의 Ge의 확산속도에 악영향을 주므로, Pd박막(5)은 300~1500Å이하의 범위로 형성한다.
제2박막형성공정에서는 Pd박막(5)상에 Ge 박막(6)을 진공증착 등에 의해서 형성한다(스텝 202). 이 경우, Pd-Ge조성에 있어서 Ge가 과잉(조성후, Ge가 기판상에 형성된다)되도록 Ge박막(6)의 두께는 적어도 500~1500Å범위로 형성한다.
가열공정에서는 Ge박막(6)이 형성된 후, 크세논(Xe) 혹은 텅스텐(W)램프에 의해 500℃~620℃의 온도에서 3초~20초동안 가열한다(스텝 203). 이 가열공정에 의해 GaAs기판(1)상에 Ge박막(7)이 형성되고, Ge박막(7)상에 Pd/Ge막(8)이 저항접합에 의해서 형성된다(스텝 204). 이상의 공정에 의해 저항전극이 형성된다. 또한 이 가열공정을 N2가스 혹은 Ar가스 등의 불활성 가스분위기중에서 행함으로써, 가열용전극의 산화를 방지할 수 있다.
제3도는 본 발명에 있어서의 가열공정의 가열온도와 접촉저항의 관계를 도시한 도면이다. 이 실험은 화합물 반도체소자로서 GaAs를 사용하고 박막형성 방법으로서는 진공증착법을 사용하고 있고, Pd박막을 300~1500Å 각각 형성하였다, 또한 이 경우의 가열(합금)시간은 3초 내지 20초이고 텅스텐(W)램프로 플래시 어니일링을 행하였다.
이 실험에 의하면, 접촉 저항치는 600℃에서 최저치가 되나, FET특성에 있어서의 전달콘덕턴스에 주는 영향력등을 고려하면, 실용적인 접촉저항치는 0.3Ωmm가 된다. 또 500℃ 내지 620℃까지의 사이이면, 전극표면은 균일하고 평탄하게 형성할 수 있다.
또한, 가열온도가 620℃를 초과하면, 접촉저항의 증가가 현저하여 전극표면은 거칠고 500℃미만이되면 접촉저항이 증가하여 실용성이 부족하다. 이상의 관점으로부터 가열온도의 영역은 실용성의 범위를 이탈하지 않은 범위인 500℃ 내지 620℃에 설정하는 것이 바람직하다.
또한, 본 실시예에서는 화합물 반도체로서 GaAs를 사용하고 있으나, GaAs에 한정되는 것은 아니며, 여러가지 화합물 반도체(예를 들면 InP 등)에도 적용할 수 있다.
또, Pd박막 및 Ge박막의 형성법으로서 진공증착법을 사용하고 있으나, 이 형성법에 한정되는 것은 아니다. 예를들면 스퍼터법, 이온도금법, 기상성장법(CVD), 광에너지를 이용한 막형성방법(photoㆍdeposition)등을 사용해도 된다.
또한, 본 발명은 일반적으로 소오스와 드레인을 가진 FET이면 적용할 수 있으며, 예를들면 MES형, MIS형등의 FET에도 사용할 수 있다.
또, 단시간 열처리법은 플래시램프어니일링에 한정되는 것은 아니며, 예를들면 할로겐램프나 카아본히이터에 의한 어니일링, 레이저어니일링, 전자비임어니일링 등으로 해도 된다.
다음에 본 발명에 관한 실험결과를 설명한다. 이 실험은 제1의 박막형성 공정에서 GaAs기판상에 Pd박막을 760Å의 두께로 형성하고, 제2의 박막형성공정에서 Ge박막을 500Å의 두께로 형성하였다
또한, 가공공정에서는, N2분위기중에서 600℃에서 10초간 가열하였다. 이상의 공정에 의해 접촉저항이 0.2Ωmm정도의 저항전극을 형성할 수 있었다.
본 발명은 이상 설명한 바와 같이 구성되어 있으므로, 가열에 의한 전극의 변형이 없어 전극표면이 매끄럽다. 따라서, 전극의 단락을 방지할 수 있다. 또 화합물 반도체소자와의 계면에는 Pd, Ge가 균일하게 분포하여 균일한 저항접촉을 얻을 수 있으므로, 트랜지스터 특성이 균일해진다. 또한, 종래의 Pd, Ge를 사용한 전극형성기술과 비교해서 제조시간을 매우 단축할 수 있다.
또, 가열온도가 비교적 높으므로, 열이력이 발생하지 않아 열에 대한 신뢰성이 향상된다고 하는 뛰어난 효과가 있는 것이다.
Claims (3)
- 화합물 반도체소자상에 저항전극을 형성하는 화합물 반도체소자의 저항전극형성방법에 있어서, 화합물 반도체소자상에 300~1500Å의 팔라듐(Pd)박막을 형성하는 제1박막형성공정과, 상기 Pd박막상에 500~1500Å의 게르마늄(Ge)박막을 형성하는 제2박막형성공정과, 상기 Pd 박막 및 상기 Ge박막을 단시간 열처리법에 의해 500~620℃에서 3초 내지 20초간 가열하는 가열공정을 포함해서 구성되는 화합물 반도체소자의 저항전극 형성방법.
- 제1항에 있어서, 상기 단시간가열처리법이 플래시램프어니일링법인 것을 특징으로 하는 화합물 반도체소자의 저항전극 형성방법.
- n형 GaAs기판상에 형성된 팔라듐(Pd)박막과, 상기 Pd박막상에 형성된 게르마늄(Ge)박막을 갖추어서 구성되어 있고, 상기 Pd박막이 300 내지 1500Å의 박막으로 형성되고 상기 Ge박막이 500 내지 1500Å으로 형성되어 있는 것을 특징으로 하는 화합물 반도체소자의 저항전극.
Applications Claiming Priority (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP88-144996 | 1988-06-13 | ||
| JP14499688 | 1988-06-13 | ||
| JP63-144996 | 1988-06-13 | ||
| JP88-325485 | 1988-12-23 | ||
| JP32548588 | 1988-12-23 | ||
| JP63-325485 | 1988-12-23 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR910001946A KR910001946A (ko) | 1991-01-31 |
| KR930004711B1 true KR930004711B1 (ko) | 1993-06-03 |
Family
ID=26476265
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019890008137A KR930004711B1 (ko) | 1988-06-13 | 1989-06-13 | 화합물 반도체소자의 저항전극 및 그 형성방법 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US4989065A (ko) |
| EP (1) | EP0349790A3 (ko) |
| JP (1) | JP2893723B2 (ko) |
| KR (1) | KR930004711B1 (ko) |
| CA (1) | CA1307358C (ko) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5100835A (en) * | 1991-03-18 | 1992-03-31 | Eastman Kodak Company | Shallow ohmic contacts to N-GaAs |
| US5160793A (en) * | 1991-06-07 | 1992-11-03 | Eastman Kodak Company | Shallow ohmic contacts to n-Alx Ga1-x As |
| US5387548A (en) * | 1992-06-22 | 1995-02-07 | Motorola, Inc. | Method of forming an etched ohmic contact |
| US5389564A (en) * | 1992-06-22 | 1995-02-14 | Motorola, Inc. | Method of forming a GaAs FET having etched ohmic contacts |
| US5444016A (en) * | 1993-06-25 | 1995-08-22 | Abrokwah; Jonathan K. | Method of making ohmic contacts to a complementary III-V semiconductor device |
| US5480829A (en) * | 1993-06-25 | 1996-01-02 | Motorola, Inc. | Method of making a III-V complementary heterostructure device with compatible non-gold ohmic contacts |
| US5665639A (en) * | 1994-02-23 | 1997-09-09 | Cypress Semiconductor Corp. | Process for manufacturing a semiconductor device bump electrode using a rapid thermal anneal |
| US5834374A (en) * | 1994-09-30 | 1998-11-10 | International Business Machines Corporation | Method for controlling tensile and compressive stresses and mechanical problems in thin films on substrates |
| US5606184A (en) * | 1995-05-04 | 1997-02-25 | Motorola, Inc. | Heterostructure field effect device having refractory ohmic contact directly on channel layer and method for making |
| KR100358172B1 (ko) * | 1998-11-14 | 2003-01-24 | 한국전자통신연구원 | 화합물반도체소자의오믹접촉및그형성방법 |
| KR100347520B1 (ko) * | 2000-01-25 | 2002-08-07 | 한국전자통신연구원 | 이종접합 쌍극자 소자 및 그 제조방법 |
| US20100012175A1 (en) | 2008-07-16 | 2010-01-21 | Emcore Solar Power, Inc. | Ohmic n-contact formed at low temperature in inverted metamorphic multijunction solar cells |
| EP2518758B1 (en) * | 2009-12-22 | 2015-09-16 | Tokuyama Corporation | Method for forming an n-type contact electrode comprising a group iii nitride semiconductor |
| US20120103406A1 (en) * | 2010-11-03 | 2012-05-03 | Alta Devices, Inc. | Metallic contacts for photovoltaic devices and low temperature fabrication processes thereof |
| WO2013095523A1 (en) * | 2011-12-22 | 2013-06-27 | Intel Corporation | Cmos-compatible gold-free contacts |
| EP3125278B1 (en) * | 2014-03-27 | 2019-08-14 | Mitsubishi Electric Corporation | Semiconductor device and semiconductor device manufacturing method |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3965279A (en) * | 1974-09-03 | 1976-06-22 | Bell Telephone Laboratories, Incorporated | Ohmic contacts for group III-V n-type semiconductors |
| US4011583A (en) * | 1974-09-03 | 1977-03-08 | Bell Telephone Laboratories, Incorporated | Ohmics contacts of germanium and palladium alloy from group III-V n-type semiconductors |
-
1989
- 1989-06-06 JP JP1143485A patent/JP2893723B2/ja not_active Expired - Fee Related
- 1989-06-09 EP EP19890110426 patent/EP0349790A3/en not_active Ceased
- 1989-06-12 CA CA000602498A patent/CA1307358C/en not_active Expired - Fee Related
- 1989-06-13 KR KR1019890008137A patent/KR930004711B1/ko not_active IP Right Cessation
- 1989-06-13 US US07/365,521 patent/US4989065A/en not_active Expired - Fee Related
-
1990
- 1990-04-23 US US07/512,360 patent/US5091338A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CA1307358C (en) | 1992-09-08 |
| US4989065A (en) | 1991-01-29 |
| EP0349790A3 (en) | 1991-01-02 |
| JPH02275624A (ja) | 1990-11-09 |
| KR910001946A (ko) | 1991-01-31 |
| JP2893723B2 (ja) | 1999-05-24 |
| US5091338A (en) | 1992-02-25 |
| EP0349790A2 (en) | 1990-01-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR930004711B1 (ko) | 화합물 반도체소자의 저항전극 및 그 형성방법 | |
| US4056642A (en) | Method of fabricating metal-semiconductor interfaces | |
| US4188710A (en) | Ohmic contacts for group III-V n-type semiconductors using epitaxial germanium films | |
| JP2967743B2 (ja) | ｎ型窒化ガリウム系半導体のコンタクト電極及びその形成方法 | |
| US4478881A (en) | Tungsten barrier contact | |
| US4545115A (en) | Method and apparatus for making ohmic and/or Schottky barrier contacts to semiconductor substrates | |
| US3983264A (en) | Metal-semiconductor ohmic contacts and methods of fabrication | |
| US4098921A (en) | Tantalum-gallium arsenide schottky barrier semiconductor device | |
| US4243865A (en) | Process for treating material in plasma environment | |
| US3923975A (en) | Tantalum-gallium arsenide schottky barrier semiconductor device | |
| US3965279A (en) | Ohmic contacts for group III-V n-type semiconductors | |
| US4669176A (en) | Method for diffusing a semiconductor substrate through a metal silicide layer by rapid heating | |
| US3909319A (en) | Planar structure semiconductor device and method of making the same | |
| JPH0361346B2 (ko) | ||
| JP2008004704A (ja) | 半導体素子の製造方法 | |
| JP2599432B2 (ja) | オーミック電極の形成方法 | |
| EP0419763A1 (en) | A stable interconnection metallization for VLSI devices including copper | |
| JPH10150004A (ja) | 半導体装置及びその製造方法 | |
| JP2599433B2 (ja) | オーミック電極の形成方法 | |
| JPH02166770A (ja) | オーミック電極及びその形成方法 | |
| JP3096133B2 (ja) | 化合物半導体装置 | |
| JP3110563B2 (ja) | 半導体装置の製造方法 | |
| JP3220624B2 (ja) | 化合物半導体装置及びその製造方法 | |
| JPS63239941A (ja) | 化合物半導体装置の電極の製造方法 | |
| JP2611162B2 (ja) | オーミツク電極の形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |