KR930003443B1 - 회복 시간을 설정하기 위한 방법 및 컴퓨터 시스템 - Google Patents

회복 시간을 설정하기 위한 방법 및 컴퓨터 시스템 Download PDF

Info

Publication number
KR930003443B1
KR930003443B1 KR1019890013225A KR890013225A KR930003443B1 KR 930003443 B1 KR930003443 B1 KR 930003443B1 KR 1019890013225 A KR1019890013225 A KR 1019890013225A KR 890013225 A KR890013225 A KR 890013225A KR 930003443 B1 KR930003443 B1 KR 930003443B1
Authority
KR
South Korea
Prior art keywords
access control
control information
computer system
bus cycle
information
Prior art date
Application number
KR1019890013225A
Other languages
English (en)
Other versions
KR900005306A (ko
Inventor
노부타카 나카무라
Original Assignee
가부시기가이샤 도시바
아오이 죠이치
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시기가이샤 도시바, 아오이 죠이치 filed Critical 가부시기가이샤 도시바
Publication of KR900005306A publication Critical patent/KR900005306A/ko
Application granted granted Critical
Publication of KR930003443B1 publication Critical patent/KR930003443B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4208—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a system bus, e.g. VME bus, Futurebus, Multibus
    • G06F13/4217—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a system bus, e.g. VME bus, Futurebus, Multibus with synchronous protocol

Abstract

내용 없음.

Description

회복 시간을 설정하기 위한 방법 및 컴퓨터 시스템
제1a도 및 제1b도는 회복시간을 확보하기 위한 종래의 방법을 설명하기 위한 도면.
제2도는 본 발명이 적용되는 컴퓨터 시스템의 구성을 개략적으로 도시한 도면.
제3도는 본 발명의 제1실시예에 대한 컴퓨터 시스템의 구성을 나타내는 블록도.
제4도는 본 발명의 제1실시예로 사용되는 액세스 제어 정보의 포맷을 나타내는 도면.
제5도는 본 발명의 제2의 실시예에 대한 컴퓨터 시스템의 구성을 나타내는 블록도.
* 도면의 주요부분에 대한 부호의 설명
11 : CPU 12 : 데이타 버스
19 : 캐쉬 메모리 21 : 타이밍 제어기
24 : 어드레스 버스 27 : 키보드 제어기
100 : 작동 시스템 102 : 시스템 환경 설정 루틴
104 : 응용 프로그램 108 : 테이블
211 : CPU 버스 사이클 제어기 212 : 레지스터
213 : 타이머 214 : 셀렉터
221 : 버스 사이클 제어기 234 : 어드레스 비교기
본 발명은, 회복 시간을 설정하기 위한 방법 및 컴퓨터 시스템에 관한 것이다.
최근의 반도체 기술의 진보에 따라 마이크로프로세서, 메모리, 주변 제어용 LSI등이 매우 염가로 공급되고 있다. 이들 IC를 시스템 버스를 통하여 적기에 짜맞춤으로서, 비교적 고성능이 컴퓨터 시스템을 얻을 수가 있다. 그러나 이와같은 컴퓨터 시스템에서는 동작속도의 고속화의 요구가 강하게 요청되고, 시스템의 중심이 되는 마이크로프로세서의 동작 속도는 해마다 빨라지고, 그 기능은 점점 향상하고 있다. 마이크로프로세서의 동작 속도의 고속화 이외에, 컴퓨터 시스템의 고속화는, 마이크로프로세서의 처리의 파이프 라인화, 캐쉬 메모리의 채용, 라이트 버퍼의 채용등에 의하여 실현될 수가 있다.
한편, 주변 제어용 LSI는, 일반적으로 마이크로프로세서의 개발후에 개발되고, 또 종류가 많아서 개발에 시간이 걸린다. 그 결과, 주변 제어용 LSI의 동작 속도는, 그다지 개선되어 있지 않다. 또, 하드웨어선택 카드나 응용 소프트웨어 선태가 카드나 응용 소프트웨어는, 종래로부터 사용되어온 비교적 속도가 느린 퍼스널 컴퓨터상에서 동작하도록 설계된 것이 많고, 고속 액세스에 추종되지 못한 것이 많았다.
그러나, 컴퓨터 시스템에서는, 고속화의 요구와 함께, 소포트웨어의 유산을 승계하기 위하여 종래 장치와의 호환성을 유지하는 요구가 충족되지 않으면 않된다. 즉, 고속의 퍼스널 컴퓨터 시스템을 실현하였을 때, 동레벨의 컴퓨터 시스템용으로 개발된 응용 소프트웨어나 하드웨어 장치뿐만 아니라 종래부터 있는 비교적 속도가 느린 퍼스널 컴퓨터 시스템상에서 동작하도록 설계된 하드웨어 선택 카드나 응용 소프트웨어등을 지지할 필요가 있다.
동작 속도가 느린 하드웨어에 연속하여 입출력(I/O)명령을 실행하면, 하드웨어가 명령에 추종치 못하고, 에러를 발생시키고 만다. 그래서 종래에는, 제1a도에 도시한 바와같이, 프로그램중에 1개 또는 복수개의 더미 (dummy)의 점프 명령(JMP)를 삽입하여, I/O 명령에서 다음의 I/O 명령까지 사이의 시간을 세이브하고, 소정의 회복 시간을 확보하고 있었다. 또는, 제1b도에 도시한 바와같이, 프로그램중에 더미의 루프를 사이에 끼워넣어 하드웨어에 대한 회복시간을 확보하고 있었다. 즉, 종래의 비교적 저속도의 컴퓨터 시스템용의 응용 소프트웨어에는 더미 점프 명령 혹은 더미의 루프가 포함되고 있다.
그러나, 마이크로프로세서의 동작 클록의 주파수가 빨라지고, 또, 파이프 라인 처리등이 채용되므로 인해, 그러한 더미 점프 명령, 혹은 더미의 루프는 일순간에 종료하고, 충분한 회복 시간이 확보되지 못하는 문제가 발생하였다.
본 발명은, 상기 사정에 비추어 이루어진 것으로서, 회복 시간을 설정할 수가 있고, 그에 따라 비교적 속도가 느린 퍼스널 컴퓨터 시스템상에서 동작하도록 설계된 응용 소프트웨어 등을 지지하는 방법과, 그를 위한 컴퓨터 시스템을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위하여, 컴퓨터 시스템은 전송 명령을 실행하고, 전송 명령에 부수하여 버스 사이클 요구를 발생하고, 제1의 종료 통지가 입력될 때까지 다음의 명령의 실행을 대기하기 위한 버스 사이클 요구부 ; 제3의 종료 통지를 얻기 위하여, 입력되는 지연 시간 데이타에 따라서, 입력될 제2의 종료 통지를 지연시키기 위한 지연부 ; 입력될 선택 제어지시에 따라서, 입력될 제2의 종료 통지와 상기 지연부로부터의 제3의 종료 통지중 하나를 제1의 종료 통지로서 선택하고, 상기 버스 사이클 요구부에 출력하기 위한 선택부 ; 상기 버스 사이클 요구부로부터의 버스 사이클 요구에 응답하여 버스 사이클을 제어하고, 버스 사이클의 소정의 타이밍으로 제2의 종료 통지를 발생하고, 상기 선택부와 상기 지연부에 출력하기 위한 버스 사이클 제어부 ; 유지되고 있는 액세스 제어 정보의 선택 제어 지시와 지연 시간 데이타를 상기 선택부와 상기 지연부에 각각 출력하기 위한 액세스 제어 정보 출력부를 포함한다.
상기 목적을 달성하기 위한, 컴퓨터 시스템에 있어서, 회복 시간을 설정하는 방법은 전송 명령에 부수하여 버스 사이클 요구를 발생하는 단계와 ; 버스 사이클요구에 응답하여 버스 사이클을 제어하고, 소정의 버스 사이클 타이밍으로 제1의 종료 통지를 발생하는 단계와 ; 액세스 제어 정보를 유지하는일, 액세스 제어 정보는 선택 제어 지시화 지연시간 데이타를 포함하고, 제2의 종료 통지를 얻기 위하여, 지연 시간 데이타에 따라서, 제1의 종료 통지를 지연시키는 단계와 ; 선택 제어 지시에 따라서, 제2의 종료 통지와 제1의 종료 통지중 하나를 제3의 종료 통지로서 선택적으로 발생하는 단계와 ; 제3의 종료 통지가 발생될 때까지의 다음의 명령의 실행을 대기하는 단계를 포함한다.
이상의 설명에서 명백한 바와같이, 본 발명의 컴퓨터 시스템의 멍령에 의하면, 회복 시간을 프로그래머블하게 설정할 수가 있다. 따라서 컴퓨터 시스템 그 자체에 디자인된 프로그램 뿐아니라, 비교적 속도가 느린 퍼스널 컴퓨터 시스템상에서 동작하도록 설계된 응용 소프트웨어등도 지지할 수가 있다.
이하 첨부 도면을 참조하여 발명에 의한 컴퓨터 시스템의 제1의 실시예에 대하여 상세히 설명한다.
우선 제2도를 참조하여 본 발명에 의한 컴퓨터 시스템의 개략 구성을 설명한다.
제2도에 있어서, 32비트의 CPU(11)는, CPU 버스에 접속된다. 선택 산술 연산 프로세서(25)는 CPU 데이타 버스(D31-0)(12)와, CPU 어드레스 버스(A23-2)(24)에 접속된다. CPU(11)은 CPU 어드레스 버스(24)에 어드레스를 출력하고, CPU 데이타 버스(12)상에 데이타를 출력하며, 데이타 버스(12)로부터 데이타를 입력한다. 선택 산술 연산 프로세서(25)는, CPU 데이타 버스(12)에 접속되고 CPU(11)로부터의 지시에 따라 산술 연산을 실행한다. B 래치(B-LAT)(13)은, 타이밍 제어기(21)부터의 제어 신호에 따라서, CPU 데이타 버스(12)와 메모리 데이타 버스(MD31-0)(14)를 접속한다. CPU 데이타 버스(12)와 어드레스 버스(24)에는 각각 캐쉬 메모리(19)와 캐쉬 메모리 제어기(23)가 접속된다. 캐쉬 히트일때에는, 메모리(DRAM)(17)(18-1)(18-2)를 액세스함이 없이, 캐쉬 메모리(19)로부터 데이타가 독출된다.
메모리부(DRAM)(17)(18-1)(18-2)에는 메모리 데이타 버스(14)와 메모리 어드레스 버스(MA 9-0)(26)가 접속된다. 또, 제어 신호(RAS 1-7)가 공급된다. 메모리부(17)과 (18-1)는 각각 1MB의 격납 용량을 가진다. 메모리부(18-2)는 확장용이며, 최대 12MB까지의 메모리부를 추가할 수가 있다. 각 메모리부는 1MB 단위로 신호 RAS에 의하여 지정되고, 메모리 어드레스 버스(26)를 통하여 공급되는 10비트의 컬럼(column) 어드레스와 로(row) 어드레스에 의하여 어드레스 지정된다.
래치(C-LAT)(15)는, 타이밍 제어기(21)로부터의 타이밍 제어 신호에 따라서 메모리 데이타 버스를 시스템 버스(16)의 시스템 데이타 버스(16a)에, CPU 어드레스 버스(24)를 시스템 버스(16)의 시스템 어드레스 버스(16b)에 접속된다. 타이밍 제어기(21)는 CPU 어드레스 버스(24), 메모리 어드레스 버스(16b) 및 캐쉬 메모리 어드레스 버스(CA12-0)에 접속되고, 컴퓨터 시스템의 동작을 제어하기 위한 여러가지의 타이밍 제어 신호를 발생하고, 또, 메모리 어드레스는 캐쉬 메모리(19)에 공급된다.
시스템 버스(16)에 접속된 버스 제어기(22)는 시스템 버스(16)상에서의 동작을 제어한다. BIOS, ROM(20)은, 데이타의 입출력에 필요한 프로그램을 격납한다. 외부 장치(34)는 직렬 입출력 인터페이스(32)를 통하여 시스템 버스(16)에 접속된다. 키보드(KB)(28)로부터는 명령 혹은 데이타가 입력되어 키보드 제어기(KBC)(27)을 통하여 CPU(11)에 전송된다. 이밖에, 여러가지의 인터페이스가 시스템 버스(16)에 접속되고 있으나, 본 발명에 관계없는 부분은 생략한다.
다음으로 본 발명의 제1의 실시예와 관계되는 구성 부분을 제3도를 참조하여 상세히 설명한다.
제3도에 있어서, CPU(11)는, 시스템의 세트업시에 메모리(17)에 격납되어 있는 시스템 환경 입력 루틴(106)을 실행한다. 그 루틴(106)은 작동 시스템(OS)(100)의 일부이다. 이 루핀(106)에서는 비교적 저속의 외부장치가 접속되어 있는지의 여부에 따라서, 키보드(28)로부터 액세스 제어 데이타가 입력된다. 비교적 저속의 외부장치가 접속되어 있을때는, 회복 모드의 설정 여부를 나타내는 회복 상태 비트와 회복 타임을 포함하는 액세스 제어 정보가 입력된다. 입력되는 액세스 제어 정보는 메모리(17)내의 테이블(108)에 기입된다. 저속의 외부 장치가 접속되어 있지않을 때에는, 리커버리 상태 비트가 이론 "1"의 액세스 제어 정보가 테이블(108)에 기입된다.
CPU(11)은 또, 시스템의 제1동작시에 메모리부(17)에 격납되어 있는 시스템 환경 설정 루틴(102)을 실행한다. 그 루틴(102)은 OS(100)의 일부이다. 그 루틴(102)에 있어서 테이블(108)에 격납되고 있는 액세스 제어 정보를 독출한다. 액세스 제어 정보의 타이머 카운트의 초기 설정치(RDY3-RDY0) 및 회복 상태 비트(FRDY)를 포함하는 액세스 제어 정보를 발생하고, B-LAT(13)을 통하여 타이밍 제어기(21)의 레지스터(212)에 출력한다. 저속의 I/O 인터페이스가 접속되어 있지않을 때는, 회복 상태 비트는 논리 "0"이다.
그리고 도 CPU(11)은 메모리부(17)에 격납되고 있는 응용 프로그램(104)를 실행하고, 이부 장치(34)에 대하여 전송 명령을 실행할때, 버스 사이크 요구(BC-REQ)를 발생한다. 버스 사이클을 실행할 때에는, 종료 통지(READY-a)가 입력될 때까지 다음의 명령을 실행하지 않고 대기하고 있다. 종료 통지(READY-a)에 응답하여 다음의 명령을 실행한다.
타이밍 제어기(21)내의 CPU 버스 사이클 제어기(211)는, CPU(11)로부터의 버스 사이클 요구(BC-REQ)를 접수하여, 버스 제어기(22)의 시스템 버스 사이클 제어기(221)에 출력하다. 타이밍 제어기(21)내의 셀렉터 SEL(214)로부터의 종료 통지에 응답하여, 종료 통지(READY-a)를 CPU(11)에 반송한다. 그리고, 상기 종료 통지(READY-a)는, 제2도에 도시한 캐쉬 메모리 제어기(CMC)(23)를 경유하여 CPU(11)에 반송되나, 제3도에 도시한 바와같이 CPU(11)에 집적 반송되어도 좋다. 시스템 버스 사이클 제어기(221)는 CPU 버스 사이클 제어기(211)로부터 버스 사이클 요구(BC-REQ)를 접수하면, 버스 사이클의 소정의 타이밍으로 종료 통지(READY-b)를 발생하고 타이머(213)과 SEL(214)에 출력한다.
레지스터(212)는, CPU(11)로부터 CPU 데이타 버스(12, B-LAT(13))을 통하여 송출된 타이머 카운터의 초기 설정치(RDY3, RDY0)는 타이머(213)에 출력된다. 액세스 제어 정보중의 회복 상태 비트는 SEL(214)에 선택 제어 신호로서 공급된다. 타이머(213)는 시스템 버스 사이클 제어기(221)에서 반송되는 종료 통지(READY-b)를 지연시킨다. 즉 타이머(213)은, 시스템 클록 S-CLK에 동기하여 카운트 동작을 실행하고, 타이머 카운트의 초기 설정치(RDY3-RDY0)분의 시스템 클록 S-CLK을 카운트하였을 때, 지연된 종료 통지(D'READY)를 발생한다. 종료 통지(D'READY)는 셀렉터(214)에 출력된다. 그리고, 상기 시스템 클록 S-CLK 및 타이머(213)을 클리어하는 클리어 신호(CLR)는, 공히 타이밍 제어기(21)내에서 생성된다. 클리어 신호(CLR)는 컴퓨터 시스템의 전원이 온(ON)되었을 때 발생한다.
SEL(214)는 레지스터(212)에 설정된 회복 상태 비트(FRDY)에 따라, 타이머(213)로 지연된 종료 통지(D'READY)의 시스템 버스 사이클 제어기(221)로부터 출력된 종료 통지(READY-b)의 어느 것이나 한쪽을 선택하고, CPU 버스 사이클 제어기(211)에 송출한다. SEL(214)는, 제4도에 도시한대로, 레지스터(212)에 설정된 액세스 제어 정보의 비트 7에 설정된 회복 상태 비트가 논리 "0"(READY-0)인 때 타이머(213)로 지연된 종료 통지(D'READY)를 선택하고, 논리 "1"(FRDY-1)일때 시스템 버스 사이클 제어기(221)로부터 출력된 지연되지 않은 종료 통지(READY-b)를 선택한다.
다음에, 본 발명에 의한 컴퓨터 시스템의 제1의 실시예의 동작을 설명한다.
컴퓨터 시스템의 전원이 온(ON)되었을때, 우선 타이머(213)은 신호(CLR)에 의하여 리세트된다. 이어서 CPU(11)는 운영 시스템(OS)(100)을 실행한다. OS(100)중의 시스템 환경 설정 루틴(102)이 실행될 때, 회복 상태 비트를 포함하는 액세스 제어 정보가 테이블(108)로부터 독출되고, B-LAT(13)을 통하여 레지스터(212)에 세트된다. 즉, 비교적 처리 속도가 느린, 예컨대 I/O 인터페이스(32)가 사용될 때에는, 미리 설정된 타이머 카운트의 초기 설정치(RDY3-RDY0)와 회복 모드를 나타내는 회복 상태 비트(FRDY-0)를 포함하는 액세스 제어 정보가 레지스터(212)에 세트된다. 또, 시스템 버스 사이클 이상의 회복 시간을 필요로 하지 않을 때에는, 논리 "1"의 회복 상태 비트(FRDY-1)를 포함하는 액세스 제어 정보가 레지스터(212)에 세트된다. 액세스 제어 정보중의 회복 상태 비트(FRDY)는 선택 제어 신호로서 셀렉터(214)에 공급된다. 또, 타이머 카운트의 초기 설정치(RDY3-RDY0)는 타이머(213)에 공급된다.
시스템 여건이 바뀌었을 때, 유저는 언제나 특별한 명령으로 시스템 환경 입력 루틴(106)을 기동할 수가 있고, 느린 회복 시간을 필요로하는 외부 장치(34)가 I/O 인터페이스(32)를 통하여 시스템에 접속된 것을 지정할 수가 있다. 또, 그 외부 장치(34)에 대응한 회복 시간을 설정할 수가 있다. 이들의 입력에 따라서, 액세스 제어 정보가 생성되고, 테이블(108)에 격납된다. 이 예에서는 회복 시간도 입력되나, 회복 시간을 고정하면, 루틴(106)으로 입력할 필요는 없다.
그후, CPU(11)가 응용 프로그램(104)를 실행한다. 프로그램(104)의 실행중에, 전송 명령을 실행할 때 버스 사이클 요구(BC-REQ)를 타이밍 제어기(21)내의 CPU 버스 사이클 제어기(211)에 출력한다. CPU 버스 사이클 제어기(211)는, CPU(11)로부터 버스 사이클 요구(BC-REQ)를 접수하면, 요구(BC-REQ)를 시스템 버스 사이클 요구(SBC-REQ)로서 버스 제어기(22)내의 시스템 버스 사이클 제어기(221)에 송출한다. 시스템 버스 사이클 제어기(221)는 시스템 버스 사이클 요구(SBC-REQ)를 접수하면, 버스 사이클 제어를 행하고, 그 버스 사이클의 소정의 타이밍으로 종료 통지(READT-b)를 발생하고, 타이밍 제어기(21)에 송출한다.
시스템 버스 사이클 제어기(221)로부터 송출된 종료 통지(READY-b)는, 타이밍 제어기(21)내에 있어서, 지연 요소를 거친 지연 버스와, 지연 요소르 거치지 않은 관통 버스의 쌍방에 보내어져, 그 한쪽의 버스를 거친 종료 통지(READY-b/D'READY)가 레지스터(212)에 설정된 회복 상태 비트(FRDY)에 의하여 선택되어, CPU 버스 사이클 제어기(211)를 통하여 종료 통지(READY-a)로서 CPU(11)에 보내어진다. 즉, 종료 통지(READY-b)는, 시스템 버스 사이클 제어기(221)로부터 타이밍 제어기(21)내의 셀렉터(214)와 타이머(213)에 출력된다. 타이머(213)는, 시스템 버스 사이클 제어기(221)로부터 종료 통지(REY3-RDY0)만큼 지연하여 종료 통지(D'READY)를 SEL(214)에 출력한다.
셀렉터(214)는, 레지스터(212)에 설정된 회복 상태 비트(FRDY)가 회복 모드를 나타내는 논리 "0"(FRDY-0)일때, 타이머(213)가 지연된 종료 통지(D'READY)를 선택하고, 논리 "1"(FRDY-1)일때, 시스템 버스 사이클 제어기(221)로부터 받은 종료 통지(READY-b/D'READY)는, CPU 버스 사이클 제어기(211)를 통하여 종료 통지(READT-a)로서 CPU(11)에 넘겨진다.
이와같은 하드웨어 구성에 의한 프로그래머블한 회복 기구를 갖춤으로서, 고속 처리 가능한 퍼스널 시스템에 있어서의 비교적 저속의 하드웨어 선택용의 종래의 응용 소프트웨어등을 지지하고, 또 저속의 하드웨어도 지지될 수 있음과 동시에, 본래의 처리 성능을 충분히 발휘한 고속 액세스 기능을 실현할 수 있다.
다음에 제5도를 참조하여 본 발명의 제2의 실시예에 의한 컴퓨터 시스템에 대하여 상세히 설명한다. 제2의 실시예에서는, 각각 비교적 저속의 외부 장치(34-1)과 (34-2)가 접속된 복수의 I/O 인터페이스(32-1)과 (32-2)가 제1의 실시예에서는, 따로 고속의 인터페이스가 접속되어 있어도 느린 인터페이스가 접속되어 있으면, 모든 버스 사이클로서 회복 모드가 되고만다. 제2의 실시예에서는, 그와 같은 느린 인터페이스가 액세스되는 버스 사이클만 이 회복 모드가 된다. 따라서, 보다 고속 동작이 가능해진다. 이하에 제2의 실시예에 대하여 설명하나, 제3도에 도시하는 제1의 실시예와 같은 구성부재에는 동일 번호를 붙여서 설명을 생략한다.
제2의 실시예에서는, 제1의 실시예의 레지스터(212) 대신에, 어드레스 비교기(234)와, 레지스터 그룹(232)이 마련된다. CPU 어드레스 버스와 메모리 데이타 버스(14)에 접속된 어드레스 비교기(234)는 내부에 어드레스 레지스터(236)를 갖는다. 시스템 환경 입력 루틴(106)이 실행될 때, 비교적 느린 인터페이스로서 인터페이스(32-1)과 (32-2)가 지정되었다고하자, 이때, 회복 시간에 더하여 인터페이스(32-1)과 (32-2)의 어드레스 SIO1, SIO2도 입력된다. 이들 어드레스를 포함하는 액세스 제어 정보는 테이블(108)에 격납된다.
시스템이 우선 동작되고, 시스템 환경 설정 루틴(102)이 실행될때, 테이블(108)부터 액세스 제어 정보가 독출되고, 각 인터페이스에 대한 어드레스 SIO1, SIO2가 어드레스 비교기(234)의 어드레스 레지스터(236)에 출력되고, 래치된다. 계속하여, 각 인터페이스에 대한 회복 시간과 논리 "0"의 회복 상태 비트로된 액세스 제어 정보 ACI1, ACI2가 레지스터 그룹(232)의 각 레지스터에 출력되고 래치된다. 또, 논리 "1"의 회복상태 비트를 갖는 액세스 제어 정보 ACI0도 레지스터 그룹(232)에 출력된다.
그후 응용 프로그램(104)이 실행되고, 인터페이스(32-1)에 대한 전송 명령이 실행되면, CPU(11)로부터의 전송 명령에 부수하여 버스 사이클 요구(BC-REQ)와 인터페이스(32-1)의 전송 어드레스가 출력된다. 그 어드레스는 CPU 어드레스 버스(24)를 통하여 어드레스 비교기(234)에 입력되고, 어드레스 레지스터(236)에 간직되고 있는 어드레스와 비교된다.
전송 어드레스와 일치하는 인터페이스 어드레스, 예컨데 SIO1이 어드레스 레지스터(236)에 간직되고 있을때는, 출력 지시를 발생하고, 어드레스 비교기(234)는, 그 인터페이스 어드레스 SIO1에 대응하는 레지스터 그룹(232)중의 레지스터로부터 액세스 제어 정보 ACI1을 타이머(213)와 셀렉터(SEL)(214)에 출력시킨다. 이상은, 전송 어드레스가 인터페이스 어드레스 SIO2와 일치하는 경우도 마찬가지다. 이후는 제1의 실시예와 마찬가지로 처리된다.
전송 어드레스와 일치하는 인터페이스 어드레스가 어드레스 레지스터(236)에 간직되어 있지 않을때는, 레지스터 그룹(232)중의 레지스터로부터 액세스 제어 정보 ACI0이 타이머(213)와 셀렉터(214)에 출력된다. 따라서 회복 모드는 세트되지 않고, 시스템 버스 사이클 제어기(221)부터의 종료 통지(READY-b)는, SEL(214)에 의하여 선택되고, 곧 바로 CPU(11)에 반송된다.
이상 설명한 대로, 제2의 실시예에서는, 인터페이스가 액세스 될때만 회복 모드로 되고, 그 이외의 인터페이스등은 액세스 될때는, 회복 모드로 되지않고 고속 처리 기능이 유지된다.
그리고 본원 청구 범위의 각 구성 요거네 병기한 도면 참조 번호는 본원 발명의 이해를 용이하게 하기 위한 것이며, 본원 발명의 기술적 범위를 도면에 도시한 실시예에 한정하는 의도로 병기한 것은 아니다.

Claims (20)

  1. 전송 명령을 실행하고, 전송 명령에 부수하여 버스 사이클 요구를 발생하고, 제1의 종료 통지가 입력될 때까지 다음의 명령의 실행을 대기하기 위한 버스 사이클 요구수단(11, 104)과 ; 제3의 종료 통지를 얻기 위하여, 입력되는 지연 시간 데이타에 따라서, 입력되는 제2의 종료 통지를 지연시키기 위한 지연 수단(213)과 ; 입력될 선택 제어 지시에 따라서, 입력될 제2의 종료 통지와 상기 지연 수단(213)으로 부터의 제3의 종료 통지중 하나를 제1의 종료 통지로서 선택하고, 상기 버스 사이클 요구 수단(11, 104)에 출력하기 위한 선택수단(214) ; 상기 버스 사이클 요구 수단(11, 104)로부터의 버스 사이클 요구에 응답하여 버스 사이클을 제어하고, 버스 사이클의 소정의 타이밍으로 제2의 종료 통지를 발생하고, 상기 선택 수단(214)와 상기 지연 수단(213)에 출력하기 위한 버스 사이클 제어 수단(221)과 ; 유지되고 있는 선택 제어 지시와 지연 시간 데이타를 상기 선택 수단(214)와 상기 지연 수단(213)에 각각 출력하기 위한 액세스 제어 정보 출력 수단(212 ; 232, 234)을 구비하며, 상기 액세스 제어 정보는 상기 선택 제어 지시와 지연 시간 데이타를 포함하고 있는 것을 특징으로 하는 컴퓨터 시스템.
  2. 제1항에 있어서, 상기 컴퓨터 시스템의 제1동작시에 액세스 제어 정보를 출력하기 위한 정보 출력 수단(11, 102)을 추가로 구비하며 ; 상기 액세스 제어 정보 출력 수단(212)은 상기 정보 출력 수단(11, 102)로부터 출력된 액세스 제어 정보를 간직하는 레지스터 수단(212)을 구비하는 것을 특징으로 하는 컴퓨터 시스템.
  3. 제2항에 있어서, 상기 정보 출력 수단(11, 102)은 시스템 환경 설정 루틴을 격납하기 위한 메모리 수단(102)과 ; 액세스 제어 정보를 격납하기 위한 테이블(108)과 ; 상기 컴퓨터 시스템의 제1동작시에 상기 메모리 수단(102)에 격납되고 있는 시스템 환경 설정 루틴을 실행하고, 상기 테이블(108)로부터 액세스 제어 정보를 독출하고, 상기 액세스 제어 정보 출력 수단(212)에 액세스 제어 정보를 출력하기 위한 프로그램 실행 수단을 포함하는 것을 특징으로 하는 시스템.
  4. 제3항에 있어서, 상기 시스템 환경 설정 루틴은 작동 시스템의 일부인 것을 특징으로 하는 컴퓨터 시스템.
  5. 제3항에 있어서, 상기 컴퓨터 시스템의 세트 업시에 입력될 액세스 제어 정보를 상기 테이블(108)에 기입하기 위한 정보 기입 수단(11, 106)을 추가로 구비하는 것을 특징으로 하는 컴퓨터 시스템.
  6. 제5항에 있어서, 상기 정보 기입 수단(11, 106)은 시스템 환경 입력 루틴을 격납하기 위한 제2의 메모리 수단(106)과 ; 상기 컴퓨터 시스템의 세트 업시에 상기 제2의 메모리 수단(106)에 격납되고 있는 시스템 환경 입력 루틴을 실행하고, 입력된 액세스 제어 정보를 상기 테이블(108)에서 기입하기 위한 제2의 프로그램 실행 수단(11)을 구비하는 것을 특징으로 하는 컴퓨터 시스템.
  7. 제6항에 있어서, 상기 시스템 환경 입력 루틴(11, 104)은 작동 시스템의 일부인 것을 특징으로 하는 컴퓨터 시스템.
  8. 제1항에 있어서, 상기 버스 사이클 요구 수단(11, 104)은 전송 명령의 실행시에 어드레스를 출력하고, 상기 컴퓨터 시스템은 상기 컴퓨터 시스템의 제1동작시에 액세스 제어 정보를 출력하기 위한 정보 출력 수단(11, 102)을 추가로 구비하며, 상기 액세스 제어 정보는, 성택 제어 지시와, 지연 시간 데이타와, 어드레스 정보를 포함하고, 상기 액세스 제어 정보 출력 수단(232, 234)은 상기 정보 출력 수단으로부터 출력되는 어드레스 정보를 유지하고, 전송 명령의 실행시에 출력되는 어드레스와 비교하고, 일치할때 정보 출력 지시를 발생하기 위한 어드레스 비교 수단(234)과 ; 상기 버스 사이클 요구 수단(11, 104)부터 출력된 선택 제어 지시와, 지연 시간 데이타를 간직하고, 상기 어드레스 비교 수단으로부터의 정보 출력 지시에 응답하고 선택 제어 지시와, 지연 시간 데이타를 출력하기 위한 레지스터 그룹 수단(232)을 포함하는 것을 특징으로 하는 컴퓨터 시스템.
  9. 제8항에 있어서, 상기 정보 출력 수단(11, 102)은 시스템 환경 설정 루틴을 격납하기 위한 메모리 수단(102)과 ; 액세스 제어 정보를 격납하기 위한 테이블(108)과 ; 상기 컴퓨터 시스템의 제1동작시에 상기 메모리 수단(102)에 격납되고 있는 시스템 환경 설정 루틴을 실행하고, 상기 테이블(108)로부터 액세스 제어 정보를 독출하고, 상기 액세스 제어 정보 출력 수단(232, 234)에 액세스 제어 정보를 출력하기 위한 프로그램 실행 수단(11)을 포함하는 것을 특징으로 하는 컴퓨터 시스템.
  10. 제9항에 있어서, 상기 시스템 환경 설정 루틴은 작동 시스템의 일부인 것을 특징으로 하는 컴퓨터 시스템.
  11. 제9항에 있어서, 상기 컴퓨터 시스템의 세트 업시에 입력되는 액세스 제어 정보를 상기 테이블(108)에 기입하기 위한 정보 기입 수단(11, 106)을 추가로 구비하는 것을 특징으로 하는 컴퓨터 시스템.
  12. 제11항에 있어서, 상기 정보 기입 수단(11, 106)은 시스템 환경 입력 루틴을 격납하기 위한 제2의 메모리 수단(106)과 ; 상기 컴퓨터 시스템의 세트 업시에 상기 제2의 메모리 수단(106)에 격납되고 있는 시스템 환경 설정 루틴을 실행하고, 입력되는 액세스 제어 정보를 상기 테이블(108)에 기입하기 위한 제2의 프로그램 실행 수단(11)을 구비하는 것을 특징으로 하는 컴퓨터 시스템.
  13. 제6항에 있어서, 상기 시스템 환경 입력 루틴은 오퍼레이팅 시스템의 일부인 것을 특징으로 하는 컴퓨터 시스템.
  14. 컴퓨터 시스템에서, 회복 시간을 설정하는 방법에 있어서, 전송 명령을 실행하고, 전송 명령에 부수하여 버스 사이클 요구를 발생하는 단계와 ; 버스 사이클 요구에 응답하여 버스 사이클을 제어하고, 버스 사이클 소정의 타이밍으로 제1의 종료 통지를 발생하는 단계와 ; 선택 제어 지시와 지연 시간 데이타를 포함하는 액세스 정보를 유지하는 단계와 ; 제2의 종료 통지를 얻기 위하여, 지연 시간 데이타에 따라서, 제1의 종료 통지를 지연시키는 단계와 ; 선택 제어 지시에 따라서, 제2의 종료 통지와 제1의 종료 통지중 하나를 제3의 종료 통지로서 선택적으로 발생하는 단계와 ; 제3의 종료 통지가 발생될 때까지의 다음의 명령의 실행을 대기하는 단계를 포함하는 것을 특징으로 하는 회복 시간 설정 방법.
  15. 제14항에 있어서, 상기 컴퓨터 시스템의 제1동작시에 액세스 제어 정보를 발생하는 단계를 추가로 포함하며, 상기 유지 단계는 발생된 액세스 제어 정보를 래치하고, 유지하는 단계를 포함하는 것을 특징으로 하는 회복 시간 설정 방법.
  16. 제14항에 있어서, 상기 버스 사이클 요구를 발생하는 단계는 전송 명령의 실행시에 어드레스를 출력하는 단계를 추가로 포함하며, 상기 컴퓨터 시스템의 제1동작시에 선택 제어 지시와, 지연 시간 데이타와 어드레스 정보를 포함하는 액세스 제어 정보를 발생하는 단계를 추가로 포함하고, 상기 유지 단계는 발생된 어드레스를 래치하고, 유지하며, 전송 명령의 실행시에 출력될 어드레스와 비교하고, 일치할 때 정보 출력 지시를 발생하는 단계와 ; 발생된 선택 제어 지시와, 지연 시간 데이타를 출력하는 단계를 포함하는 것을 특징으로 하는 회복 시간 설정 방법.
  17. 제16항에 있어서, 상기 액세스 제어 정보 발생 단계는 시스템 환경 설정 루틴을 메모리 수단에 로드하는 단계와 ; 상기 컴퓨터 시스템의 제1동작시에 메모리 수단에 격납되어 있는 시스템 환경 설정 루틴을 실행하는 단계와 ; 테이블로부터 액세스 제어 정보를 독출하는 단계를 포함하는 것을 특징으로 하는 회복 시간 설정 방법.
  18. 제17항에 있어서, 상기 시스템 환경 설정 루틴은 작동 시스템의 일부인 것을 특징으로 하는 회복 시간 설정 방법.
  19. 제17항에 있어서, 상기 컴퓨터 시스템의 세트 업시에 액세스 제어 정보를 상기 테이블에 기입하는 단계를 추가로 포함하는 것을 특징으로 하는 회복 시간 설정 방법.
  20. 제19항에 있어서, 상기 정보 기입 단계는 시스템 환경 입력 루틴에 따라서, 실행되고, 상기 시스템 환경 입력 루틴은 작동 시스템의 일부인 것을 특징으로 하는 회복 시간 설정 방법.
KR1019890013225A 1988-09-13 1989-09-12 회복 시간을 설정하기 위한 방법 및 컴퓨터 시스템 KR930003443B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP63-229014 1988-09-13
JP63229014A JPH0276057A (ja) 1988-09-13 1988-09-13 Ｉ／ｏリカバリ方式
JP88-229014 1988-09-13

Publications (2)

Publication Number Publication Date
KR900005306A KR900005306A (ko) 1990-04-14
KR930003443B1 true KR930003443B1 (ko) 1993-04-29

Family

ID=16885406

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890013225A KR930003443B1 (ko) 1988-09-13 1989-09-12 회복 시간을 설정하기 위한 방법 및 컴퓨터 시스템

Country Status (4)

Country Link
US (1) US5163135A (ko)
EP (1) EP0359232A3 (ko)
JP (1) JPH0276057A (ko)
KR (1) KR930003443B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3018404B2 (ja) * 1990-06-21 2000-03-13 日本電気株式会社 マイクロプロセッサ
DE4237259A1 (de) * 1992-11-04 1994-05-05 Siemens Ag Anordnung zur Datenübertragung mit einem parallelen Bussystem
US5537664A (en) * 1993-06-30 1996-07-16 Intel Corporation Methods and apparatus for generating I/O recovery delays in a computer system
JP4698869B2 (ja) * 2001-03-30 2011-06-08 Ｄｉｃ株式会社 複合構造体及びその製造方法
WO2016090267A1 (en) 2014-12-04 2016-06-09 The Regents Of The University Of Michigan Energy conscious warm-up of lithium-ion cells from sub-zero temperatures

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4356546A (en) * 1980-02-05 1982-10-26 The Bendix Corporation Fault-tolerant multi-computer system
GB2075310A (en) * 1980-04-30 1981-11-11 Hewlett Packard Ltd Bus extender circuitry for data transmission
US4558429A (en) * 1981-12-17 1985-12-10 Honeywell Information Systems Inc. Pause apparatus for a memory controller with interleaved queuing apparatus
US4559595A (en) * 1982-12-27 1985-12-17 Honeywell Information Systems Inc. Distributed priority network logic for allowing a low priority unit to reside in a high priority position
US4661905A (en) * 1983-09-22 1987-04-28 Digital Equipment Corporation Bus-control mechanism
JPS6243764A (ja) * 1985-08-21 1987-02-25 Nec Corp バス・ステ−ト制御回路
US5065313A (en) * 1989-03-30 1991-11-12 Dell Usa Corporation Digital computer system having circuit for regulation of I/O command recovery time

Also Published As

Publication number Publication date
EP0359232A2 (en) 1990-03-21
JPH0276057A (ja) 1990-03-15
US5163135A (en) 1992-11-10
KR900005306A (ko) 1990-04-14
EP0359232A3 (en) 1991-07-24

Similar Documents

Publication Publication Date Title
EP0189638B1 (en) Bus width adapter
US5218686A (en) Combined synchronous and asynchronous memory controller
US5819096A (en) PCI to ISA interrupt protocol converter and selection mechanism
US7657696B2 (en) Method to detect NAND-flash parameters by hardware automatically
US4870562A (en) Microcomputer capable of accessing internal memory at a desired variable access time
EP0506021A1 (en) Method and apparatus for providing initial instructions in a multiple computer system
US4872138A (en) Transparent cache memory
JPH048874B2 (ko)
JPH11167514A (ja) 動作速度が異なるｄｒａｍに対処できるメモリ制御機能を備えたコンピュータ・システム
US5210847A (en) Noncacheable address random access memory
US6678838B1 (en) Method to track master contribution information in a write buffer
US5175826A (en) Delayed cache write enable circuit for a dual bus microcomputer system with an 80386 and 82385
US5546567A (en) System for limiting change in bus clock frequency to duration of I/O operation upon completion signal
US6336158B1 (en) Memory based I/O decode arrangement, and system and method using the same
KR930003443B1 (ko) 회복 시간을 설정하기 위한 방법 및 컴퓨터 시스템
US5944799A (en) State machine bus controller providing function and timing parameters to satisfy requirements of asynchronous bus and more than one type of device on the bus
JPH07123260B2 (ja) 非同期式マイクロ・チャネル・バスからのデータを捕捉し検証するための回路および方法
US5742842A (en) Data processing apparatus for executing a vector operation under control of a master processor
US5155838A (en) Computer system with emulation mechanism
JP2001184212A (ja) トレース制御回路
US6202117B1 (en) Host adapter integrated circuit having autoaccess pause
US7054971B2 (en) Interface between a host and a slave device having a latency greater than the latency of the host
US5537664A (en) Methods and apparatus for generating I/O recovery delays in a computer system
US5307476A (en) Floppy disk controller with DMA verify operations
US4628450A (en) Data processing system having a local memory which does not use a directory device with distributed resident programs and a method therefor

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19960422

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee