KR920020327A - Dma 방식의 이미지 블럭 전송장치 - Google Patents

Dma 방식의 이미지 블럭 전송장치 Download PDF

Info

Publication number
KR920020327A
KR920020327A KR1019910005733A KR910005733A KR920020327A KR 920020327 A KR920020327 A KR 920020327A KR 1019910005733 A KR1019910005733 A KR 1019910005733A KR 910005733 A KR910005733 A KR 910005733A KR 920020327 A KR920020327 A KR 920020327A
Authority
KR
South Korea
Prior art keywords
signal
bus
internal
cycle
image block
Prior art date
Application number
KR1019910005733A
Other languages
English (en)
Inventor
심흥보
Original Assignee
한태희
주식회사 금성사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한태희, 주식회사 금성사 filed Critical 한태희
Priority to KR1019910005733A priority Critical patent/KR920020327A/ko
Publication of KR920020327A publication Critical patent/KR920020327A/ko

Links

Landscapes

  • Bus Control (AREA)
  • Image Input (AREA)

Abstract

내용 없음

Description

DMA 방식의 이미지 블럭 전송장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따른 이미지 블럭 전송장치 구성도,
제2도는 제1도에 있어서 레지스터부의 회로도,
제8도는 제1도에 있어서 폰트전송 타이밍도.

Claims (1)

  1. 마이크로 프로세싱 장치(MPU)에 의해 레지스터(1~8)를 미리 원하는 값으로 프로그래밍한후 스타트 스트로브()신호가 액티브됨에 따라 이미지 블럭이 전송됐음을 내부 버스요구(IBR)신호와 인에이블(EN)신호로 출력하는 레지스터부(100)와, 마이크로 프로세싱 장치(MPU)에 의해 버스 요구신호가 인식되면 버스요구()신호가 출력되고 버스그렌트()신호가 액티브됨에 따라 외부의 버스 그렌트인식()신호와 내부 버스그렌트()신호를 액티브시키는 버스마스터부(200)와, 클럭(CLK)신호가 상승엣지일때 인에이블()신호가 인에이블되어 있으면 각 싸이클()신호가 출력되어 싸이클()신호의 상승엣지에서 내부 리드/라이트(IR/)신호와 내부 어드레스버스(IADDR)신호를 제어하여 시스템버스로 출력시키는 외부 버스제어부(400)와, 내부 리드/라이트(IR/)신호가 리드싸이클(Read cycle)일때 데이타를 잠시 보관한후 라이트 싸이클(Write cycle)일때 다시 데이타베이스에 출력하는 데이타버퍼(500)와, 데스틴네이션 어드레스(Dest)를 저장한후 내부 리드/라이트(IR/)신호가 라이트싸이클일때 내부 어드레스버스(IADDR)로 내용을 출력하고 소오스 스타트 어드레스(source)를 저장한후 리드싸이클일때 내부 어드레스버스(IADDR)로 현재의 내용을 출력하는 어드레스 발생기(600)를 포함하여 구성된 것을 특징으로 하는 DMA 방식의 이미지 블럭전송장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019910005733A 1991-04-10 1991-04-10 Dma 방식의 이미지 블럭 전송장치 KR920020327A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019910005733A KR920020327A (ko) 1991-04-10 1991-04-10 Dma 방식의 이미지 블럭 전송장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019910005733A KR920020327A (ko) 1991-04-10 1991-04-10 Dma 방식의 이미지 블럭 전송장치

Publications (1)

Publication Number Publication Date
KR920020327A true KR920020327A (ko) 1992-11-21

Family

ID=67400545

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910005733A KR920020327A (ko) 1991-04-10 1991-04-10 Dma 방식의 이미지 블럭 전송장치

Country Status (1)

Country Link
KR (1) KR920020327A (ko)

Similar Documents

Publication Publication Date Title
KR870010444A (ko) 데이터 프로세서
KR920003181A (ko) Dma 기능을 갖춘 정보처리 장치
KR920004946A (ko) Vga의 입출력 포트 액세스 회로
KR920020327A (ko) Dma 방식의 이미지 블럭 전송장치
DE69130721D1 (de) Mikrorechnerbussteuerungssystem
KR890015119A (ko) 데이타 처리기
KR860004360A (ko) 원격통신시스템용 마이크로프로세서 인터페이스장치
KR970020450A (ko) 프린터(printer)
KR910018912A (ko) 디램 액세스 회로
KR920013130A (ko) 데이타 버퍼램을 이용한 입출력 처리기
KR970012172A (ko) 멀티 마이크로 프로세서용 버스제어(bus controller)장치
KR890007172A (ko) 퍼스컴의 입출력 스캔장치
KR880011679A (ko) Dma 억세스 중재 장치
KR920004991A (ko) 비디오 메모리의 액세스 제어회로
KR940003307A (ko) 1 바이트 래치를 이용한 보드간 데이타 전송장치
KR910006845A (ko) 중앙처리장치의 메모리 확장장치
KR940002723A (ko) 다중 프로세서의 인터페이스 장치
KR940015803A (ko) 중앙제어 장치와 인터페이스 되는 피포 회로
KR970031708A (ko) 일반 SRAM을 이용한 메모리 공유 회로(A circuit for jointly accessing a memory using a general SRAM)
KR960024922A (ko) 프로그램로더를 갖는 마이크로프로세서 시스템
KR970049590A (ko) 메모리의 읽기 및 쓰기제어장치
KR940017592A (ko) 메모리보드의 라이트 래치제어장치
KR890010724A (ko) 마이크로 프로세서간의 억세스 중재 제어 시스템
JPS63304355A (ja) 高速デ−タ出力制御方式
KR920015212A (ko) 인터페이스 장치

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination