KR920015212A - 인터페이스 장치 - Google Patents
인터페이스 장치 Download PDFInfo
- Publication number
- KR920015212A KR920015212A KR1019910000625A KR910000625A KR920015212A KR 920015212 A KR920015212 A KR 920015212A KR 1019910000625 A KR1019910000625 A KR 1019910000625A KR 910000625 A KR910000625 A KR 910000625A KR 920015212 A KR920015212 A KR 920015212A
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- unit
- dma
- outputting
- recognition
- Prior art date
Links
Landscapes
- Bus Control (AREA)
- Information Transfer Systems (AREA)
- Communication Control (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 의한 인터페이스장치의 구성도, 제2도는 제1도에 도시된 인터페이스장치의 타이밍도.
Claims (1)
- 내장된 프로그램을 수행하여 제어신호를 출력하는 마이크로프로세서(10)와, 상기 마이크로프로세서(10)에서 프리세트신호를 받아 일정시간 지연된 호스트독출신호를 출력하는 D플립플롭(20)과, 상기 D플립플롭(20)으로부터 전송되는 호스트독출신호를 받아 DMA요구신호를 출력하는 데코더(30)와, 상기 데코더(30)에서 출력되는 DMA요구신호를 지연 및 반전시켜 DMA인식신호를 변환시키는 지연 및 반전부(40)와, 상기 지연 및 반전부(40)에서 일정시간 지연된 DMA요구신호와 마이크로프로세서(10)에서 전송되는 제어신호를 조합하는 신호조합부(50)와, 상기 지연 및 반전부(40)와 신호조합부(50)에서 각각 전송되는 DMA 인식신호 및 제어신호를 받아 요구신호와 인식신호를 출력하는 SCSI부(60)와, 상기 SCSI부(60)에서 출력되는 요구신호와 인식신호 그리고 데코더의 DMA요구신호를 조합하여 그 조합클럭을 D플립플롭(20)의 클럭 단자에 인가하는 클럭조합부(70)를 포함함을 특징으로 하는 인터페이스장치.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910000625A KR920015212A (ko) | 1991-01-16 | 1991-01-16 | 인터페이스 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910000625A KR920015212A (ko) | 1991-01-16 | 1991-01-16 | 인터페이스 장치 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR920015212A true KR920015212A (ko) | 1992-08-26 |
Family
ID=67396476
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019910000625A KR920015212A (ko) | 1991-01-16 | 1991-01-16 | 인터페이스 장치 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR920015212A (ko) |
-
1991
- 1991-01-16 KR KR1019910000625A patent/KR920015212A/ko not_active IP Right Cessation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5247636A (en) | Digital processor clock circuit | |
| KR920015212A (ko) | 인터페이스 장치 | |
| KR860004360A (ko) | 원격통신시스템용 마이크로프로세서 인터페이스장치 | |
| KR0184464B1 (ko) | 동기형 반도체 메모리장치의 디코딩 회로 | |
| KR920014028A (ko) | 프로세서 회로와 서비스 기능 회로들간의 인터페이스 제어회로 | |
| KR900006830Y1 (ko) | Dtmf송수신기의 스트로브신호 발생회로 | |
| KR890016755A (ko) | 프로그래머블 디지탈 딜레이회로 | |
| KR930001073A (ko) | 직렬버스용 병렬 프린터 인터페이스회로 | |
| KR910017374A (ko) | 광디스크의 데이타 연속 입력 제어 시스템 | |
| KR870011547A (ko) | 8비트 및 16비트 중앙처리장치를 이용한 데이타신호 처리장치 | |
| KR890015538A (ko) | Dma 제어기와 결합한 인터페이스 회로 및 인터페이스 방법 | |
| KR930005359A (ko) | 파워 온 리세트 회로 | |
| KR910003398A (ko) | 디지탈 레이다의 리타임 메모리 절환 회로 | |
| KR920008608A (ko) | Pc주변장치와 호스트간의 데이타 인터페이스 시스템 | |
| KR940002700A (ko) | 제어 보드의 보드 선택 신호 검증 회로 | |
| KR890002761A (ko) | 원 보드 메모리의 듀얼포트 제어회로 | |
| KR920015211A (ko) | 데코더ic와 scsi ic간의 인터페이스회로 | |
| KR830007358A (ko) | 해상용 조난표시기의 제어방법 | |
| KR970063935A (ko) | 타이밍 간격 측정 장치 | |
| KR960039627A (ko) | 동기식 메모리소자의 입력버퍼 | |
| KR880014476A (ko) | 뱅킹 프로그램을 이용한 메모리장치 | |
| KR910006845A (ko) | 중앙처리장치의 메모리 확장장치 | |
| KR950029932A (ko) | 리드-솔로몬(r-s) 디코딩 데이터의 재배열장치 | |
| KR970057688A (ko) | A/v디코더의 데이타 입력제어회로 | |
| KR920022750A (ko) | Td-버스를 통한 주변장치 액세스 방법 및 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| SUBM | Submission of document of abandonment before or after decision of registration |