KR920018867A - 반도체 장치의 절연막 형성방법 - Google Patents

반도체 장치의 절연막 형성방법 Download PDF

Info

Publication number
KR920018867A
KR920018867A KR1019910004506A KR910004506A KR920018867A KR 920018867 A KR920018867 A KR 920018867A KR 1019910004506 A KR1019910004506 A KR 1019910004506A KR 910004506 A KR910004506 A KR 910004506A KR 920018867 A KR920018867 A KR 920018867A
Authority
KR
South Korea
Prior art keywords
insulating film
semiconductor device
forming
annealing
forming insulating
Prior art date
Application number
KR1019910004506A
Other languages
English (en)
Other versions
KR930011029B1 (ko
Inventor
김영욱
하정민
신홍재
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019910004506A priority Critical patent/KR930011029B1/ko
Publication of KR920018867A publication Critical patent/KR920018867A/ko
Application granted granted Critical
Publication of KR930011029B1 publication Critical patent/KR930011029B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

내용 없음

Description

반도체 장치의 절연막 형성방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 1 도는 USG, PSG 및 SIN 절연막의 스트레스 변화를 막두께 함수로 나타낸 그래프,
제 2 도는 대기중에서 3000 Å 및 6000Å 두께를 가진 PSG막의 스트레스 경시변화를 나타낸 그래프.

Claims (7)

  1. 반도체 장치의 절연막 형성방법에 있어서, 절연막 형성 후 일정 온도에서 일정시간 유지하여 어닐처리하는 것을 특징으로 하는 반도체 장치의 절연막 형성방법.
  2. 제 1 항에 있어서, 상기 어닐처리는 0℃~700℃온도 범위에서 하는 것을 특징으로 하는 반도체 장치의 절연막 형성방법.
  3. 제 2 항에 있어서, 상기 어닐처리는 100℃ 이상의 경우에 2시간이내의 시간동안 유지하는 것을 특징으로 하는 반도체 장치의 절연막 형성방법.
  4. 제 2 항에 있어서, 상기 어닐처리는 100℃ 이하의 경우에 10일 이내의 시간동안 유지하는 것을 특징으로 하는 반도체 장치의 절연막 형성방법.
  5. 제 1 항에 있어서, 상기 어닐처리는 진공챔버에서 하는 것을 특징으로 하는 반도체 장치의 절연막 형성방법.
  6. 제 1 항에 있어서, 상기 어닐처리는 수분이 없는 가스챔버에서 하는 것을 특징으로 하는 반도체 장치의 절연막 형성방법.
  7. 제 6 항에 있어서, 상기 가스로는 N₂, O₂,He, 대기중 어느 하나인 것을 특징으로 하는 반도체 장치는 절연막 형성방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019910004506A 1991-03-21 1991-03-21 반도체 장치의 절연막 형성방법 KR930011029B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019910004506A KR930011029B1 (ko) 1991-03-21 1991-03-21 반도체 장치의 절연막 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019910004506A KR930011029B1 (ko) 1991-03-21 1991-03-21 반도체 장치의 절연막 형성방법

Publications (2)

Publication Number Publication Date
KR920018867A true KR920018867A (ko) 1992-10-22
KR930011029B1 KR930011029B1 (ko) 1993-11-19

Family

ID=19312354

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910004506A KR930011029B1 (ko) 1991-03-21 1991-03-21 반도체 장치의 절연막 형성방법

Country Status (1)

Country Link
KR (1) KR930011029B1 (ko)

Also Published As

Publication number Publication date
KR930011029B1 (ko) 1993-11-19

Similar Documents

Publication Publication Date Title
KR900002316A (ko) 반도체장치의 제조방법
KR830006116A (ko) 폴리머 열화에 의한 실리콘 금속의 제법
KR920018867A (ko) 반도체 장치의 절연막 형성방법
JPS6433935A (en) Formation of silicon oxide film
KR890016693A (ko) Hall 소자용 InSb 박막의 제조방법
KR910019150A (ko) 실리콘 기판위의 PbTiO3 박막 제조방법
KR890016597A (ko) 급속열처리 공정을 이용한 o-n구조 박막의 제조방법
KR900005571A (ko) 화합물 반도체장치와 그 제조방법
KR970033202A (ko) 진공챔버 제작방법
KR890008948A (ko) 비휘발성 반도체 소자의 제조방법
KR920017171A (ko) 바이폴라 트랜지스터의 배리드층 형성방법
KR960026395A (ko) 반도체 소자의 도전층 형성방법
KR930008965A (ko) 다층의 게이트 산화막 제조방법
KR940012538A (ko) 게이트 산화막 형성방법
KR930003347A (ko) 층간절연막 형성방법
KR930003327A (ko) 게이트 산화막 제조방법
JPS5272197A (en) Thin film el device
KR920015433A (ko) 모스 트렌지스터 공정방법
KR950008731A (ko) 상압증기 분사방식에 의한 산화아연 박막형성방법
KR920003473A (ko) 씨모스소자의 산화막 성장방법
KR900007125A (ko) 화학 증착법에 의한 PbTiO₃박막의 제조방법
KR910019121A (ko) 수평형 저압 화학 기상증착 장치에서의 고온 산화막 제조방법
JPS562670A (en) Manufacture of semiconductor memory device
KR940022752A (ko) 박막 트랜지스터의 채널 폴리 제조방법
KR930008987A (ko) 강유전체 박막 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20061030

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee