KR920018771A - 반도체 집적 회로 및 데이타 처리 프로세서 - Google Patents

반도체 집적 회로 및 데이타 처리 프로세서 Download PDF

Info

Publication number
KR920018771A
KR920018771A KR1019920004610A KR920004610A KR920018771A KR 920018771 A KR920018771 A KR 920018771A KR 1019920004610 A KR1019920004610 A KR 1019920004610A KR 920004610 A KR920004610 A KR 920004610A KR 920018771 A KR920018771 A KR 920018771A
Authority
KR
South Korea
Prior art keywords
clock
integrated circuit
decoding
semiconductor integrated
circuit device
Prior art date
Application number
KR1019920004610A
Other languages
English (en)
Inventor
가즈오 오까도
찌까라 아꼬지마
아쯔꼬 겐모꾸
기미히로 스기노
Original Assignee
가나이 쯔또무
가부시끼가이샤 히다찌세이사꾸쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가나이 쯔또무, 가부시끼가이샤 히다찌세이사꾸쇼 filed Critical 가나이 쯔또무
Publication of KR920018771A publication Critical patent/KR920018771A/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M3/368—Continuously compensating for, or preventing, undesired influence of physical parameters of noise other than the quantisation noise already being shaped inherently by delta-sigma modulators
    • H03M3/376—Prevention or reduction of switching transients, e.g. glitches
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06J—HYBRID COMPUTING ARRANGEMENTS
    • G06J1/00—Hybrid computing arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Automation & Control Theory (AREA)
  • Evolutionary Computation (AREA)
  • Fuzzy Systems (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Analogue/Digital Conversion (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

내용 없음

Description

반도체 집적 회로 및 데이타 처리 프로세서
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 관한 디지탈 아날로그 회로가 혼합된 LSI에서 아날로그 회로의 동작시에 디지탈 회로의 동작을 정지시키기 위한 1실시예의 설명도.

Claims (15)

  1. 제1의 클럭의 변화에 따라서 아날로그 신호를 디지탈 신호로 변환하는 아날로그/디지탈 변환기를 갖는 아날로그 회로, 제2의 클럭의 변화에 따라서 공급된 제1및 제2의 명령을 디코드하는 디코드 수단 및 제2의 클럭의 변화에 따라서 상기 제1및 제2의 명령의 디코드 결과에 대응해서 소정 처리를 실행하는 연산수단을 갖는 디지탈 회로와, 상기 제1의 클럭 및 상기 제2의 클럭을 상기 아날로그 회로 및 상기 디지탈 회로에 공급하는 클럭 공급 수단을 포함하고, 상기 클럭 공급 수단은 상기 제1의 클럭이 변화할때를 포함하는 소정 시간 상기 제2의 클럭의 변화를 정지시키는 반도체 집적 회로장치.
  2. 특허청구의 범위 제1항에 있어서, 상기 클럭 공급 수단은 상기 제1의 클럭을 발생하는 제1클럭 발생수단, 상기 제2의 클럭을 발생하는 제2클럭 발생 수단 및 상기 제2의 클럭 발생수단을 제어하는 클럭 제어 수단을 포함하는 반도체 집적 회로 장치.
  3. 특허청구의 범위 제2항에 있어서, 상기 클럭 제어 수단이 상기 제2클럭 발생 수단에 제어 신호를 출력하고 있는 기간, 상기 제2클럭 발생 수단은 상기 제2의 클럭을 발생하는 반도체 집적 회로 장치.
  4. 특허청구의 범위 제3항에 있어서, 상기 디지탈 회로는 공급된 디지탈 신호의 연산을 실행하기 위한 연산처리부, 플래그, 처리를 실행하는 플래그 처리부를 포함하는 상기 연산 수단 및 상기 연산 처리부와 상기 플래그 처리부를 제어하는 제어부를 포함하는 디지탈 신호 프로세서를 가지는 반도체 집적 회로장치.
  5. 특허청구의 범위 제4항에 있어서, 상기 제어부는 상기 연상 처리부에 대한 상기 제1의 명령과 상기 플래그 처리부에 대한 상기 제2의 명령을 축적하는 메모리 수단을 포함하는 반도체 집적 회로장치.
  6. 특허청구의 범위 제5항에 있어서, 상기 디코드 수단은 상기 제어부에 포함되고, 상기 제1의 명령을 해독하는 제1의 디코드 수단 및 상기 제2의 명령을 해독하는 제2의 디코드 수단을 갖는 반도체 집적회로 장치.
  7. 특허청구의 범위 제6항에 있어서, 상기 제1의 디코드 수단의 디코드 결과에 따라서 상기 연산 처리부는 그 동작이 제어되고, 상기 제2의 디코드 수단의 디코드 결과에 따라서 상기 플래그 처리부는 그 동작이 제어되는 반도체 집적회로 장치.
  8. 특허청구의 범위 제7항에 있어서, 상기 제1의 디코드 수단은 상기 연산 처리부가 소정 회수 연산의 반복을 실행하는 연산 명령이 공급되었을 때, 상기 제2의 디코드 수단이 상기 메모리 수단에서 공급되는 상기 제2의 명령을 해독하는 것을 개시하는 신호를 상기 제2의 디코드 수단에 출력하는 반도체 집적회로 장치.
  9. 특허청구의 범위 제8항에 있어서, 상기 연산 처리부는 연산기를 포함하고, 상기 아날로그/디지탈 변환기에서 공급되는 에코 성분을 캔슬하는 연산 데이터를 출력하는 반도체 집적회로 장치.
  10. 특허청구의 범위 제9항에 있어서, 상기 반도체 집적회로 장치는 하나의 반도체 칩상에 형성되는 반도체 집적회로 장치.
  11. 특허청구의 범위 제4항에 있어서, 상기 제어부는 상기 연산 처리부에 대한 상기 제1의 명령을 축적하는 제1의 메모리 수단과 상기 플래그 처리부에 대한 상기 제2의 명령을 축적하는 제2의 메모리 수단을 포함하는 반도체 집적회로 장치.
  12. 특허청구의 범위 제11항에 있어서, 상기 디코드 수단은 상기 제어부에 포함되고, 상기 제1의 명령을 해독하는 제3의 디코드 수단 및 상기 제2의 명령을 해독하는 제4의 디코드 수단을 갖는 반도체 집적회로 장치.
  13. 특허청구의 범위 제12항에 있어서, 상기 제4의 디코드 수단은 상기 제2의 메모리 수단에서 공급되는 상기 제2의 명령에 따라서 상기 플래그 처리부내에서 소정 플래그를 검출하는 것에 의해서, 제3의 디코드 수단은 상기 제1의 메모리 수단에서 상기 제3의 디코드 수단에 상기 제1의 명령이 공급되는 신호를 출력하는 반도체 집적회로 장치.
  14. 특허청구의 범위 제13항에 있어서, 상기 연산 처리부는 연산기를 포함하고, 상기 아날로그/디지탈 변환기에서 공급되는 에코 성분을 캔슬하는 연산 데이터를 출력하는 반도체 집적회로 장치.
  15. 특허청구의 범위 제14항에 있어서, 상기 반도체 집적회로 장치는 하나의 반도체 칩상에 형성되는 반도체 집적회로 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019920004610A 1991-03-29 1992-03-20 반도체 집적 회로 및 데이타 처리 프로세서 KR920018771A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP9115591 1991-03-29
JP91-091155 1991-03-29
JP92-09143 1992-01-25

Publications (1)

Publication Number Publication Date
KR920018771A true KR920018771A (ko) 1992-10-22

Family

ID=14018625

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920004610A KR920018771A (ko) 1991-03-29 1992-03-20 반도체 집적 회로 및 데이타 처리 프로세서

Country Status (2)

Country Link
EP (1) EP0506094A3 (ko)
KR (1) KR920018771A (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1093995C (zh) * 1995-02-16 2002-11-06 艾利森电话股份有限公司 具有受控时钟发生器的快速∑－△调制器
US7933341B2 (en) 2000-02-28 2011-04-26 Broadcom Corporation System and method for high speed communications using digital signal processing
EP1262048A2 (en) * 2000-02-28 2002-12-04 Broadcom Corporation System and method for high speed communications using digital signal processing
US7937683B1 (en) 2007-04-30 2011-05-03 Innovations Holdings, L.L.C. Method and apparatus for configurable systems

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4746899A (en) * 1986-10-07 1988-05-24 Crystal Semiconductor Corporation Method for reducing effects of electrical noise in an analog-to-digital converter
JPH0375976A (ja) * 1989-08-18 1991-03-29 Fujitsu Ltd 半導体集積回路装置

Also Published As

Publication number Publication date
EP0506094A3 (en) 1994-06-15
EP0506094A2 (en) 1992-09-30

Similar Documents

Publication Publication Date Title
KR920016929A (ko) 프로세서 클럭 신호 제어 방법 및 정보 처리 시스템
KR840002601A (ko) 상보형 트랜지스터 회로 및 그를 사용한 정보처리 장치
KR920010431A (ko) 정보처리장치 및 이를 이용한 정보처리방법
KR890002779A (ko) 데이타 처리 장치
KR920020339A (ko) 트랩 및 스톨 제어기능을 갖는 병렬처리형 프로세서 시스템
KR860007589A (ko) 데이터 처리장치
KR870004569A (ko) 자동 이득 제어 장치
KR870010444A (ko) 데이터 프로세서
KR920020516A (ko) 아날로그·디지탈 혼재 집적회로
GB1373828A (en) Data processing systems
KR900005290A (ko) 시스템버스의 동작속도를 변경하는 컴퓨터 시스템
KR920018771A (ko) 반도체 집적 회로 및 데이타 처리 프로세서
KR830010423A (ko) 데이터 처리 시스템의 데이터 교환방식
KR940027662A (ko) 아우트폰트데이타 발생방법
KR960025309A (ko) 의사발음(擬似發音)이 감소된 전자음원 (音源) 장치
KR960030399A (ko) 반도체 장치 및 이 반도체 장치의 클럭 신호 제어 방법
KR970028938A (ko) 외부 리셋 회로를 구비한 모뎀 장치
KR870005303A (ko) Ic장치
JPH05250269A (ja) メモリアクセス方式および情報処理装置
KR940006829B1 (ko) 인터럽트 변경이 가능한 구조를 갖는 디지탈신호 프로세서
KR960018958A (ko) 다중 프로세서 시스템에서 아토믹 명령어 수행시 데이타 버퍼를 사용한 메인 메모리 액세스 장치
JPS5739436A (en) Semiconductor intergrated circuit
KR0116472Y1 (ko) 응답속도 가변 디바이스 정합회로
KR890015124A (ko) 정보처리장치
KR0167306B1 (ko) 노샘플롬 사운드 시스템

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid