KR920017266A - Cmos 제조방법 - Google Patents
Cmos 제조방법 Download PDFInfo
- Publication number
- KR920017266A KR920017266A KR1019910002485A KR910002485A KR920017266A KR 920017266 A KR920017266 A KR 920017266A KR 1019910002485 A KR1019910002485 A KR 1019910002485A KR 910002485 A KR910002485 A KR 910002485A KR 920017266 A KR920017266 A KR 920017266A
- Authority
- KR
- South Korea
- Prior art keywords
- well
- oxide film
- silicon substrate
- field oxide
- exposed
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도 내지 제9도는 본 발명에 의해 반도체 소자 제조단계를 도시한 단면도.
Claims (2)
- 실리콘 기판에 CMOS를 제조하기 위하여 N-웰 및 P-웰을 형성하고 필드산화막을 형성하는 제조방법에 있어서, 실리콘 기판 상부에 패드산화막, 실리콘 질화막 및 감광막을 형성한 다음 N형 ISO마스크를 이용하여 N웰영역에서 필드산화막이 형성될 부분의 감광막을 제거한 다음, 그 하부 노출되는 실리콘 질화막을 식각하는 단계와, 이온주입 공정으로 노출된 패스산화막을 통해 실리콘 기판에 N형 불순물을 주입하고 주입된 불순물을 고온에서 장시간 실리콘 기판 내부로 드라이브 인 시켜 N-웰을 형성하는 단계와, 노출된 N-웰 영역의 패드산화막 상부 및 하부로 제1필드산화막을 성장시키는 단계와, 전체적으로 감광막을 도포하고 P형 ISO마스크를 이용하여 P웰영역에서 필드산화막이 형성될 부분의 감광막을 제거한 다음 그 하부 노출되는 실리콘 질화막을 식각하는 단계와, 이온주입 공정으로 노출된 패드 산화막을 통해 실리콘 기판에 P형 불순물을 주입하고 주입된 불순물을 고온에서 장시간 실리콘 기판 내부로 드라이브 인 시켜 P웰을 형성하는 단계와, P웰 영역의 노출된 패드산화막 상부 및 하부로 제2필드 산화막을 성장시키는 공정으로 N웰 및 P웰과 필드산화막을 형성하는 것을 특징으로 하는 CMOS 제조방법.
- 제1항에 있어서, 상기 N웰 또는 P웰을 형성하는 단계후에 N웰 또는 P웰과 동일한 불순물을 각각 실리콘 기판 표면에 저에너지로 주입시키는 것을 포함하는 것을 특징으로 하는 CMOS 제조방법.※참고사항:최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019910002485A KR930010123B1 (ko) | 1991-02-13 | 1991-02-13 | Cmos 제조방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019910002485A KR930010123B1 (ko) | 1991-02-13 | 1991-02-13 | Cmos 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR920017266A true KR920017266A (ko) | 1992-09-26 |
KR930010123B1 KR930010123B1 (ko) | 1993-10-14 |
Family
ID=19311139
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019910002485A KR930010123B1 (ko) | 1991-02-13 | 1991-02-13 | Cmos 제조방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR930010123B1 (ko) |
-
1991
- 1991-02-13 KR KR1019910002485A patent/KR930010123B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR930010123B1 (ko) | 1993-10-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4435895A (en) | Process for forming complementary integrated circuit devices | |
US4717683A (en) | CMOS process | |
KR930010121B1 (ko) | 단일의 집적회로칩에 고압 및 저압 cmos 트랜지스터를 형성하는 공정 | |
US4554726A (en) | CMOS Integrated circuit technology utilizing dual implantation of slow and fast diffusing donor ions to form the n-well | |
EP0308295B1 (en) | Process for manufacturing cmos devices | |
KR970077625A (ko) | 반도체 장치 제조 방법 | |
SE8103147L (sv) | Selektiv implanationsmetod for cmos-p-brunnar | |
US5604370A (en) | Field implant for semiconductor device | |
US5413944A (en) | Twin tub CMOS process | |
KR920022383A (ko) | Cmos의 단차 없는 두개의 웰 제조방법 | |
JPH0193159A (ja) | BiCMOS素子の製造方法 | |
KR910009739B1 (ko) | 반도체장치의 제조방법 | |
KR920017266A (ko) | Cmos 제조방법 | |
EP0339637A3 (en) | Lsi semiconductor device | |
JPH05235346A (ja) | 半導体装置及びその製造方法 | |
TW356559B (en) | Method for fabricating semiconductor devices having triple well | |
KR100192166B1 (ko) | 반도체 소자의 트윈웰 형성 방법 | |
KR970052103A (ko) | 반도체 소자의 웰 형성 방법 | |
JPS6461928A (en) | Manufacture of semiconductor device | |
KR0137823B1 (ko) | 반도체 소자의 트윈 웰 형성방법 | |
KR930020736A (ko) | 접합 항복 전압(junction breakdown voltage)을 높이는 CMOS 제조방법 | |
KR0164729B1 (ko) | 산소 이온 주입을 이용한 래치업 방지형 바이시모스 반도체 장치 및 그 제조 방법 | |
KR970013009A (ko) | 고집적 반도체 장치의 웰 (Well) 형성방법 | |
KR910020927A (ko) | 상보형 수직 pnp 트랜지스터의 제조방법 | |
JPS5613772A (en) | Preparation of semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20020918 Year of fee payment: 10 |
|
LAPS | Lapse due to unpaid annual fee |