KR920013151A - 동기고속 패키트 교환방식 버스를 위한 장치 및 방법 - Google Patents

동기고속 패키트 교환방식 버스를 위한 장치 및 방법 Download PDF

Info

Publication number
KR920013151A
KR920013151A KR1019910025604A KR910025604A KR920013151A KR 920013151 A KR920013151 A KR 920013151A KR 1019910025604 A KR1019910025604 A KR 1019910025604A KR 910025604 A KR910025604 A KR 910025604A KR 920013151 A KR920013151 A KR 920013151A
Authority
KR
South Korea
Prior art keywords
bus
data
transmitting
coupled
cache controller
Prior art date
Application number
KR1019910025604A
Other languages
English (en)
Other versions
KR950009578B1 (ko
Inventor
에스.신두 프라디프
린크레스 비욘
크루즈-리오즈 조르게
비.리 더글라스
장 융-헤릉
프라이롱 쟝-마르크
Original Assignee
원본미기재
선 마이크로시스템즈 인코오퍼레이티드
제록스 코오퍼레어션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 원본미기재, 선 마이크로시스템즈 인코오퍼레이티드, 제록스 코오퍼레어션 filed Critical 원본미기재
Publication of KR920013151A publication Critical patent/KR920013151A/ko
Application granted granted Critical
Publication of KR950009578B1 publication Critical patent/KR950009578B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
    • G06F12/0815—Cache consistency protocols
    • G06F12/0831—Cache consistency protocols using a bus scheme, e.g. with bus monitoring or watching means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/1027—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
    • G06F13/364—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control using independent requests or grants, e.g. using separated request and grant lines
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/68—Details of translation look-aside buffer [TLB]
    • G06F2212/682—Multiprocessor TLB consistency

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Bus Control (AREA)
  • Information Transfer Systems (AREA)

Abstract

내용 없음

Description

동기고속 패키트 교환방식 버스를 위한 장치 및 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 사상을 채용하는 버스구조를 구비하는 다양한 서브-버스구조를 도형적으로 도시하는 도면, 제3도는 본 발명의 사상을 채용하는 버스워처 및 캐시제어기에서 큐의 구조를 도형적으로 도시하는 도면, 제15도는 특허청구된 발명의 버스를 채용하는 다중 프로세서 사이의 인터럽트 명령의 동작을 개략적으로 나타내는 도면.

Claims (21)

  1. 다수의 시스템버스와, 데이타를 기억하기 위한 캐시의 캐시제어기로서, 프로세서에 결합되어 있는 캐시제어기 사이에 데이터를 전송하기 위한 패키트 교환방식버스에 있어서, 상기 시스템버스 및 상기 캐시제어기에 결합되어 상기 시스템버스와 상기 캐시제어기 사이에 데이터 및 명령정보를 송신하는 데이터선과, 상기 시스템버스 및 상기 캐시제어기에 결합되어 상기 시스템버스 및 상기 캐시제어기에 결합되는 다수의 클록신호를 송신하는 제어선과, 상기 시스템버스 및 상기 캐시제어기에 결합되어 상기 시스템버스 및 캐시제어기를 소정의 우선순위 계층에 기초하여 상기 패키트 교환방식 버스에 결합나는 우선순위 중재수단과, 데이터 및 명령정보를 상기 시스템버스 및 상기 패키트 교환방식 버스로/로부터 송신하고 수신하기 위한 송식 및 수신수단으로서, 상기 시스템 버스 및 상기 패키트 교환방식버스에 결합되고, 상기 각각의 시스템버스용 상기 캐시에 대한 캐시 태그의 서로소집합을 기억하고 모니터하기 위한 기억수단과 상기 시스템버스 및 상기 캐시제어기에 결합되어 상기 우선순위 중재수단 및 상기 송신 및 수신수단이 오버플로우하는 것을 방지 하기 위한 오버플로우 제어수단을 포함하는 송신및 수신수단을 구비하고 이로써 데이터가 상기 캐시제어기와 상기 시스템버스 사이에 전송되는 것을 특징으로 하는 버스.
  2. 제1항에 있어서, 상기 우선순위 중재수단은, 상기 버스의 제어가 요구되자마자 데이터 및 명령이 상기 패키트 교환방식 버스를 통해 상기 제어기로 부터 상기 시스템버스로 전송되도록, 상기 패키트 교환방식 버스가 놀고 있을 때 그러나 데이터 및 명령이 상기 프로세서로 부터 상기 캐시제어기로 전송되기 전에 상기 패키트 교환방식 버스를 상기 캐시제어기에 자동적으로 결합하기 위한 수단을 포함하고, 상기 우선순위 중재수단은 그 다음에 데이터 및 명령이 상기 시스템버스에 전송된 후 그러나 상기 시스템버스로 부터의 응답이 상기 송신 및 수신수단에 도착하기 전에 상기 패키트 교환방식 버스를 상기 송신 및 수신수단에 결합하여, 상기 응답이 상기 시스템버스버스로 부터 도착할 때 상기 패키트 교환방식버스의 제어가 상기 송신 및 수신수단에 의해 요구되자마자 상기 응답이 상기 패키트 교환방식 버스를 통해 상기 송신 및 수신수단으로 부터 상기 제어기로 전송될 수 있는 것을 특징으로 하는 버스.
  3. 제1에 있어서, 상기 데이터선에 결합되어 프로세서 인터럽트를 발생하고 인식하기 위한 발생 및 인식수단을 추가로 포함하는 것을 특징으로 하는 버스.
  4. 제3항에 있어서, 인터럽트를 발생하고 인식하기 위한 상기 발생 및 인식수단은 인터럽트될 목표를 식별하기 위한 수단 및 상기 인터럽트를 내는 소오스를 식별하기 위한 수단을 구비하는 것을 특징으로 하는 버스.
  5. 제1항에 있어서, 상기 우선순위 중재수단은 상기 캐시제어기에 배치되는 것을 특징으로 하는 버스.
  6. 제1항에 있어서, 상기 다수의 클록신호는 상기 패키트 교환방식버스상의 이벤트가 소정의 클록킹율에 대해 동기되도록 할 수 있는 것을 특징으로 하는 버스.
  7. 각 캐시제어기가 캐시 RAM 및 프로세서에 결합되는 다수의캐시제어기에 결합되는 다수의 시스템버스를 포함하는 컴퓨터 시스템에서, 상기 시스템 버스와 상기 캐시제어기 사이에 데이터를 전송하기 위한 패키트 교환 방식 버스로서, 상기 시스템버스 및 상기 캐시제어기에 결합되어 상기 시스템버스와 상기 캐시제어기 사이에 데이터 명령정보를 송신하는 데어터선과, 상기 시스템버스 및 상기 캐시제어기에 결합되어 상기 시스템버스 및 상기 캐시제어기에 결합되는 다수의 클록신호르 송신하는 제어선과, 상기 시스템버스 및 상기 캐시제어기에 결합되어 상기 시스템버스 및 캐시제어기를 소정의 우선순위 계층에 기초하여 상기 패키트 교환방식 버스에 결합하기 위한 우선순위 중재수단과, 데이터 및 명령정보를 상기 시스템버스 및 상기 패키트 교환방식버스로/로부터 송신하고 수신하기 위한 송신 및 수신수단으로서, 상기 시스템버스 및 상기 패키트 교환방식버스에 결합되고, 상기 각각의 시스템버스용 상기 캐시에 대한 캐시 태그의 서소서 집합을 기억하고 모니터하기 위한 기억 수단과 상기 시스템버스 및 상기 캐시제어기에 결합되어 상기 우선순위 중재수단 및 상기 송신 및 수신수단이 오버플로우하는 것을 방지하기 위한 오버플로우 제어수단을 포함하는 송신 및 수신수단을 구비하고 이로써 데어터가 상기 캐시제어기와 상기 시스템버스 사이에 전송되는 것을 특징으로 하는 버스.
  8. 제7항에 있어서, 상기 패키트 교환방식버스의 각각에 결합된 상기 우선순위 중재수단은, 상기 버스의 제어가 요구되자마자 데이터 및 명령이 상기 패키트 교환방식 버스를 통해 상기 제어기로 부터 상기 시스템버스로 전송되도록, 상기 패키트 교환방식 버스가 놀고 있을 때 그러나 데이타 및 명령이 상기 프로세서로 부터 상기 캐시제어기로 전송되기 전에 상기 패키트 교환방식버스를 상기 캐시제어기에 자동적으로 결합하기 위한 수단을 포함하고, 상기 우선순위 중재수단은 그 다음에 데이터 및 명령이 상기 시스템버스에 전송된 후 그러나 상기 시스템버스로 부터의 응답이 상기 송신 및 수신수단에 도착하기 전에 상기 패키트 교환방식 버스를 상기 송신 및 수신 수단에 결합하여, 상기 응답이 상기 시스템 버스로 부터 도착할 때 상기 패키트 교환방식버스의 제어가 상기 송신 및 수신수단에 의해 요구되자마자 상기 응답이 상기 패키트 교환방식 버스를 통해 상기 송신 및 수신수단으로부터 상기 제어기로 전송될 수 있는 것을 특징으로 하는 버스.
  9. 제7항에 있어서, 상기 데이터선에 결합되어 프로세서 인터럽트를 발생하고 인식하기 위한 발생 및 인식수단을 추가로 포함하는 것을 특징으로 하는 버스.
  10. 제9항에 있어서, 인터럽트를 발생하고 인식하기 위한 상기 발생 및 인식수단은 인터럽트될 목표를 식별하기 위한 수단 및 상기 인터럽트들 내는 소오스를 식별하기 위한 수단을 구비하는 것을 특징으로 하는 버스.
  11. 제7항에 있어서, 상기 우선순위 중재수단은 상기 캐시제어기의 각각에 배치되는 것을 특징으로 하는 버스.
  12. 제7항에 있어서, 상기 다수의 클록신호는 상기 패키트 교환방식버스상의 이벤트가 소정의 클록킹율에 대해 동기되도록 할 수 있는 것을 특징으로 하는 버스.
  13. 다수의 시스템버스와 프로세서의 캐시제어기 사이에 결합된 패키트 교환방식 버스상에서 데이터를 전송하기 위한 방법으로서, 상기 패키트 교환방식 버스를 통해 전송될 상기 시스템버스 또는 상기 캐시제어기로 부터의 데이터 및 명령정보를 제공하는 단계와, 소정의 우선순위 계층에 기초하여 우선순위 중재수단을 사용하여 상기패키트교환방식버스의 제어를 중재하는 단계로서, 상기 시스템버스 및 상기 캐시제어기에 결합된 상기 데이터선으로 상기 패키트 교환방식 버스의 제어에 대한 요구신호를 송신하는 단계와, 상기 시스템버스 및 상기 캐시제어기에 결합된 상기 데이터선으로 상기 패키트 교환방식 버스의 제어에 대한 승인신호를 수신하는 단계를 포함하는 단계와, 상기 시스템버스 및 상기 캐시제어기에 결합된 송신 및 수신수단에 의해 상기 시스템버스의 어느쪽으로 상기 시스템버스 및 상기 캐시제어기에 결합된 상기 데이터 선상에서 상기 데이터 및 명령정보를 전송하는 단계와, 상기 중재수단 및 상기 송신 및 수신수단이 데이터 및 명령정보를 가진 상기 패키트 교환 방식 버스의 데이터 전송능력을 초과하는 것을 방지하기 위해 오버플로우 제어수단을 통해 상기 패키트 교환방식 버스를 통한 데이터 흐름을 제어하는 단계를 구비하고, 상기 송신 및 수신수단이 제1소정의 레벨을 넘어 상기 패키트 교환방식 버스의 제어에 대한 요구를 가지고 있을 때 상기 송신 및 수신수단에 의해 상기 패키트 교환 방식 버스의 제어에 대한 상기 승인신호를 비긍정으로 하는 것과, 상기 중재수단이 제2소정의 레벌을 넘어 상기 패키트 교환방식 버스의 제어에 대한 요구신호를 가지고 있을 때 상기 시스템 버스로 부터 상기 송신 및 수신수단으로의 데이터 흐름 및 상기 송신 및 수신수단으로 부터 상기 캐시제어기로의 요구신호의 흐름을 중지시키는 것과, 상기 중재수단이 제3소정의 레벨을 넘어 상기 패키트 교환방식 버스의 제어에 대한 요구신호를 가지고 있을 때 상기 캐시제어기로부터 상기 송신 및 수신수단으로의 회답신호의 흐름을 중지시키는 것과, 상기 송신 및 수신수단이 제4소정의 레벨을 넘어 상기 시스템 버스상에서 보내질 데이터를 가지고 있을 때 상기 캐시제어기로 부터 상기 송신 및 수신수단으로의 데이터 흐름을 중지시키는 것을 포함하여 이로써 데이터가 상기 시스템버스와 상기 캐시제어기 사이에 전송 되는 것을 특징으로 하는 방법.
  14. 다수의 데이터처리 디바이스(“에이전트”(agents”))에결합된 버스상에서 데이터를 전송하는데 있어서 중재 대기사간을 피하기 위한 방법으로서, 상기 버스가 놀고 있을 때, 소정의 기준에 기초하여 선정되는 제1에이전트에게 상기 버스의 제어를 승인하는 것과, 상기 버스의 제어를 얻기 위한 이벤트가 생길 때 상기 제1에이전트에 의해 상기 버스상으로 데이터를 전송하기 위한 요구를 발생하는 것, 상기 버스를 통해 상기 제1에이전트로 부터 제2에이전트로 데이터를 전송하는 것과, 소정의 사이클 동안 상기 버스의 제어를 상기 제2에이전트에게 승인하는 것을 포함하고, 이로써 데이터가 중재 대기시간 없이 상기 제2에이전트로 부터 상기 제1에이전트로 버스를 통해 전송되는 것을 특징으로 하는 방법.
  15. 다수의 시스템버스 및 캐시제어기에 결합된 제1버스상으로 데이터를 전송하는데 있어서, 상기 제1버스가 놀고 있는 동안 캐시부재에 대해 상기 제1버스의 제어가 유구될 때 생기는 중재 대기시간을 최소화하는 방법으로서, 상기 제1버스가 놀고 있고 상기 프로세서가 캐시부재를 겪을 때 상기 제1버스의 제어를 상기 캐시제어기에게 승인하는 단계와, 상기 프로세서에 의한 캐시부재시 상기 제1버스의 제어에 대한 요구를 발생하는 단계와, 상기 시스템버스의 각각에 결합되어 있고 제1버스에 결합되는 수신 및 송신수단을 통해 상기 시스템버스중 하나에 데이터 및 명령에 대한 요구를 전송하는 단계와, 상기 시스템버스의 상기 수신 및 송신수단에게 상기 제1버스의 제어를 승인하는 단계를 구비하고, 이로써 상기 요구에 대한 회답이 상기 수신 및 송신수단에 도착할 때 상기 회답이 중재지연없이 상기 캐시제어기에 전송되는 것을 특징으로 하는 방법.
  16. 각각이 캐시 RAM 및 프로세서에 결합되는 다수의 캐시제어기에 결합되는 다수의 시스템버스를 포함하는 컴퓨터 시스템에서, 상기 다수의 시스템버스 및 상기캐시제어기에 결합된 제1버스상으로 데이터를 전송하는데 있어서 상기 제1버스가 놀고 있는 동안 캐시부재에 대해 상기 제1버스의 제어가 요구될 때 생기는 중재 대기시간을 최소화 하기 위한 방법으로서, 상기 제1버스가 놀고 있고 상기 프로세서가 캐시부재를 겪을 때 상기 캐시제어기에게 상기 제1버스의 제어를 승인하는 단계와, 상기 프로세서에 의한 캐시부재시 상기 제1버스의 제어에 대한 요구를 발생하고, 상기 시스템버스의 각각에 결합되어 있고 상기 제1버스에 결합되는 수신 및 송신수단을 통해 상기 시스템버스중 하나에 데이터 및 명령에 대한 요구를 전송하는 단계와, 상기 시스템버스의 수신 및 송신수단에 상기 제1버스의 제어를 승인하는 단계를 구비하고, 이로써 상기 요구에 대한 회답의 상기 수신 및 송신수단에 도착시 상기 회답이 중재지연없이 상기 캐시제어기에 전송되는 것을 특징으로 하는 방법.
  17. 제13항에 있어서, 상기 프로세서는 상기 패키트 교환방식버스의 상기 데이터선을 통해 전송되는 상기 데이터 및 명령정보를 사용함으로써 인터럽트될 수 있는 것을 특징으로 하는 방법.
  18. 제17항에 있어서, 상기 프로세서를 인터럽트하는 것은 제1식별수단을 통해 인터럽트될 목표 프로세서를 식별하는 것과, 제2식별 수단을 통해 상기 인터럽트를 발하는 소오스를 식별하는 것과, 상기 목표 프로세서를 인터럽트하는 것과, 상기 소오스에게 인식하는 것을 추가로 구비하는 것을 특징으로 하는 방법.
  19. 각각이 캐시 및 프로세서에 결합되는 다수의 캐시제어기에 결합되는 다수의 시스템버스를 포함하는 컴퓨터 시스템에서, 상기 시스템버스와 상기 캐시제어기의 각각 사이에 결합된 패키트 교환방식 버스로 데이터를 전송하기 위한 방법으로서, 상기 패키트 교환방식 버스를 통해 전송될 상기 시스템버스 또는 상기 캐시제어기로 부터의 데이터 및 명령정보를 제공하는 단계와, 소정의 우선순위 계층에 기초하여 우선순위 중재수단을 사용하여 상기 패키트 교환방식버스의 제어를 중재하는 단계로서, 상기 시스템버스 및 상기 캐시제어기에 결합된 상기 데이터선으로 상기 패키트 교환방식 버스의 제어에 대한 요구신호를 송신하는 단계와, 상기 시스템버스 및 상기 캐시제어기에 결합된 상기 데이터선으로 상기 패키트 교환방식 버스의 제어에 대한 승인신호를 수신하는 단계와, 상기 시스템버스 및 상기 캐시제어기에 결합된 송신 및 수신수단에 의해 상기 시스템버스의 어느쪽으로 상기 시스템버스 및 상기 캐시제어기에 결합된 상기 데이터 선상에서 상기 데이터 및 명령정보를 전송하는 단계와, 상기 중재수단 및 상기 송신 및 수신수단이 데이터 및 명령정보를 가진 상기 패키트 교환 방식 버스의 데이터 전송능력을 초과하는 것을 방지하기 위해 오버플로우 제어수단을 통해 상기 패키트 교환방식 버스를 통한 데이터 흐름을 제어하는 단계를 구비하고, 상기 송신 및 수신수단이 제1소정의 레벨을 넘어 상기 패키트 교환방식 버스의 제어에 대한 요구를 가지고 있을 때 상기 송신 및 수신 수단에 의해 상기 패키트 교환 방식 버스의 제어에 대한 상기 승인신호를 비긍정으로 하는 것과, 상기 중재수단이 제2소정의 레벨을 넘어 상기 패키트 교환방식 버스의 제어에 대한 요구신호를 가지고 있을 때 상기 시스템 버스로 부터 상기 송신 및 수신수단으로의 데이터 흐름 및 상기 송신 및 수신 수단으로부터 상기 캐시제어기로의 요구신호의 흐름을 중지시키는 것과, 상기 중재수단이 제3소정의 레벨을 넘어 상기 패키트 교환방식 버스의 제어에 대한 요구신호를 가지고 있을 때 상기 캐시제어기로 부터 상기 송신 및 수신수단으로의 회답신호의 흐름을 중지시키는 것과, 상기 송신 및 수신수단이 제4소정의 레벨을 넘어 상기 시스템 버스상에서 보내질 데이터를 가지고 있을 때 상기 캐시제어기로 부터 상기 송신 및 수신수단으로의 데이터 흐름을 중지시키는 것을 포함하여 이로써 데이터가 상기 시스템버스와 상기 캐시제어기 사이에 전송되는 것을 특징으로 하는 방법.
  20. 제19항에 있어서, 상기 프로세서의 각각은 상기 패키트 교환방식 버스의 상기 데이터선을 통해 전송되는 상기 데이터 및 명령정보를 사용함으로써 인터럽트될 수 있는 것을 특징으로 하는 방법.
  21. 제20항에 있어서, 상기 프로세서를 인터럽트 하는 것은 제1식별수단을 통해 인터럽트될 목표 프로세서를 식별하는 것과, 제2식별수단을 통해 상기 인터럽트를 내는 소오스를 식별하는 것과, 상기 목표 프로세서를 인터럽트 하는 것과, 상기 소오스에 인식하는 것을 추가로 구비하는 것을 특징으로 하는 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019910025604A 1990-12-31 1991-12-31 동기고속 패키트 교환방식 버스를 위한 장치 및 방법 KR950009578B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/636,446 1990-12-31
US07/636,446 US5195089A (en) 1990-12-31 1990-12-31 Apparatus and method for a synchronous, high speed, packet-switched bus

Publications (2)

Publication Number Publication Date
KR920013151A true KR920013151A (ko) 1992-07-28
KR950009578B1 KR950009578B1 (ko) 1995-08-24

Family

ID=24551940

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910025604A KR950009578B1 (ko) 1990-12-31 1991-12-31 동기고속 패키트 교환방식 버스를 위한 장치 및 방법

Country Status (8)

Country Link
US (1) US5195089A (ko)
EP (1) EP0497054B1 (ko)
JP (1) JP3273366B2 (ko)
KR (1) KR950009578B1 (ko)
CA (1) CA2058581C (ko)
DE (1) DE69132734T2 (ko)
SG (1) SG43935A1 (ko)
TW (1) TW219987B (ko)

Families Citing this family (79)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2637440B1 (fr) * 1988-08-18 1994-05-13 Bull Sa Procede de transmission de donnees sur un bus interne d'une station de travail, dispositif a bus interne, permettant la mise en oeuvre du procede, et circuit d'adaptation pour ce bus interne
US5161219A (en) * 1989-01-13 1992-11-03 International Business Machines Corporation Computer system with input/output cache
JP2531802B2 (ja) * 1989-09-28 1996-09-04 甲府日本電気株式会社 リクエストバッファ制御システム
JP2708943B2 (ja) * 1990-08-08 1998-02-04 三菱電機株式会社 キャッシュメモリ制御装置
CA2051029C (en) * 1990-11-30 1996-11-05 Pradeep S. Sindhu Arbitration of packet switched busses, including busses for shared memory multiprocessors
US5497480A (en) * 1990-12-31 1996-03-05 Sun Microsystems, Inc. Broadcast demap for deallocating memory pages in a multiprocessor system
US5434989A (en) * 1991-02-19 1995-07-18 Matsushita Electric Industrial Co., Ltd. Cache memory for efficient access with address selectors
US5353423A (en) * 1991-06-21 1994-10-04 Compaq Computer Corporation Memory controller for use with write-back cache system and multiple bus masters coupled to multiple buses
FR2678457A1 (fr) * 1991-06-28 1992-12-31 Trt Telecom Radio Electr Systeme de multiplexage pour sous-canaux a divers degres de priorite.
US5369748A (en) * 1991-08-23 1994-11-29 Nexgen Microsystems Bus arbitration in a dual-bus architecture where one bus has relatively high latency
US5335335A (en) * 1991-08-30 1994-08-02 Compaq Computer Corporation Multiprocessor cache snoop access protocol wherein snoop means performs snooping operations after host bus cycle completion and delays subsequent host bus cycles until snooping operations are completed
US5420984A (en) * 1992-06-30 1995-05-30 Genroco, Inc. Apparatus and method for rapid switching between control of first and second DMA circuitry to effect rapid switching beween DMA communications
US5353415A (en) * 1992-10-02 1994-10-04 Compaq Computer Corporation Method and apparatus for concurrency of bus operations
US5463753A (en) * 1992-10-02 1995-10-31 Compaq Computer Corp. Method and apparatus for reducing non-snoop window of a cache controller by delaying host bus grant signal to the cache controller
US5337310A (en) * 1992-12-10 1994-08-09 Chipcom Corporation Backplane communication system and method
US5786771A (en) * 1993-02-12 1998-07-28 International Business Machines Corporation Selectable checking of message destinations in a switched parallel network
JP3490473B2 (ja) * 1993-02-17 2004-01-26 松下電器産業株式会社 プロセッサ間通信システム
JPH0793273A (ja) * 1993-09-20 1995-04-07 Fujitsu Ltd 障害監視機構を具備したマルチｃｐｕシステム
USRE38457E1 (en) * 1993-10-14 2004-03-09 Intel Corporation Deferred sychronization of distributed objects
US6182176B1 (en) * 1994-02-24 2001-01-30 Hewlett-Packard Company Queue-based predictive flow control mechanism
US5905997A (en) * 1994-04-29 1999-05-18 Amd Inc. Set-associative cache memory utilizing a single bank of physical memory
EP0683457A1 (en) * 1994-05-20 1995-11-22 Advanced Micro Devices, Inc. A computer system including a snoop control circuit
CN1191533C (zh) * 1994-08-31 2005-03-02 国际商业机器公司 用于设备间通信的系统与方法
US5630094A (en) * 1995-01-20 1997-05-13 Intel Corporation Integrated bus bridge and memory controller that enables data streaming to a shared memory of a computer system using snoop ahead transactions
US5553249A (en) * 1995-03-08 1996-09-03 Unisys Corporation Dual bus adaptable data path interface system
US5907485A (en) * 1995-03-31 1999-05-25 Sun Microsystems, Inc. Method and apparatus for flow control in packet-switched computer system
US5657472A (en) * 1995-03-31 1997-08-12 Sun Microsystems, Inc. Memory transaction execution system and method for multiprocessor system having independent parallel transaction queues associated with each processor
US5634068A (en) * 1995-03-31 1997-05-27 Sun Microsystems, Inc. Packet switched cache coherent multiprocessor system
US5689713A (en) * 1995-03-31 1997-11-18 Sun Microsystems, Inc. Method and apparatus for interrupt communication in a packet-switched computer system
US5778431A (en) * 1995-12-19 1998-07-07 Advanced Micro Devices, Inc. System and apparatus for partially flushing cache memory
EP0832459B1 (en) * 1996-03-15 2005-06-29 Sun Microsystems, Inc. Split transaction snooping bus and method of arbitration
US5920891A (en) * 1996-05-20 1999-07-06 Advanced Micro Devices, Inc. Architecture and method for controlling a cache memory
US6154777A (en) * 1996-07-01 2000-11-28 Sun Microsystems, Inc. System for context-dependent name resolution
JPH1078934A (ja) * 1996-07-01 1998-03-24 Sun Microsyst Inc パケット切替えコンピュータ・システムのマルチサイズ・バス結合システム
US5860159A (en) * 1996-07-01 1999-01-12 Sun Microsystems, Inc. Multiprocessing system including an apparatus for optimizing spin--lock operations
DE19636381C1 (de) * 1996-09-09 1998-03-12 Ibm Bus mit anforderungsabhängiger Anpassung der in beiden Richtungen zur Verfügung stehenden Bandbreite
GB9622683D0 (en) * 1996-10-31 1997-01-08 Sgs Thomson Microelectronics Message protocol
US5909682A (en) * 1996-12-30 1999-06-01 Mci Worldcom, Inc. Real-time device data management for managing access to data in a telecommunication system
US5960457A (en) * 1997-05-01 1999-09-28 Advanced Micro Devices, Inc. Cache coherency test system and methodology for testing cache operation in the presence of an external snoop
DE19725422A1 (de) * 1997-06-16 1998-12-17 Siemens Ag Bussystem für ein digitales Kommunikationsnetz und Verfahren zur Steuerung eines derartigen Bussystems
US5996048A (en) * 1997-06-20 1999-11-30 Sun Microsystems, Inc. Inclusion vector architecture for a level two cache
US6023748A (en) * 1997-09-12 2000-02-08 Adaptec, Inc. Multiple client memory arbitration system capable of operating multiple configuration types
US6065102A (en) * 1997-09-12 2000-05-16 Adaptec, Inc. Fault tolerant multiple client memory arbitration system capable of operating multiple configuration types
US5974465A (en) * 1998-01-21 1999-10-26 3Com Corporation Method and apparatus for prioritizing the enqueueing of outbound data packets in a network device
GB9809203D0 (en) * 1998-04-29 1998-07-01 Sgs Thomson Microelectronics Packet distribution in a microcomputer
GB2339035B (en) * 1998-04-29 2002-08-07 Sgs Thomson Microelectronics A method and system for transmitting interrupts
GB9809183D0 (en) * 1998-04-29 1998-07-01 Sgs Thomson Microelectronics Microcomputer with interrupt packets
US6266741B1 (en) 1998-06-15 2001-07-24 International Business Machines Corporation Method and apparatus to reduce system bus latency on a cache miss with address acknowledgments
JP2002532780A (ja) * 1998-12-07 2002-10-02 インフィネオン テクノロジース アクチエンゲゼルシャフト マルチマスタバスシステム及びその作動方法
US7035981B1 (en) * 1998-12-22 2006-04-25 Hewlett-Packard Development Company, L.P. Asynchronous input/output cache having reduced latency
JP3589058B2 (ja) * 1998-12-25 2004-11-17 富士ゼロックス株式会社 信号通信装置および多重バス制御装置
US6449671B1 (en) * 1999-06-09 2002-09-10 Ati International Srl Method and apparatus for busing data elements
US6529972B1 (en) * 1999-08-10 2003-03-04 Intel Corporation Message translation and data proxy service for remote data transport in a computer network
TW436694B (en) * 1999-08-24 2001-05-28 Via Tech Inc System control chip and computer system having a multiplexed graphic bus architecture
US6813267B1 (en) * 2000-09-11 2004-11-02 Sun Microsystems, Inc. Tunable broadcast/point-to-point packet arbitration
US6957290B1 (en) 2000-10-06 2005-10-18 Broadcom Corporation Fast arbitration scheme for a bus
US7076586B1 (en) 2000-10-06 2006-07-11 Broadcom Corporation Default bus grant to a bus agent
US6820152B2 (en) * 2001-04-25 2004-11-16 Matsushita Electric Industrial Co., Ltd. Memory control device and LSI
US7352741B2 (en) * 2002-02-21 2008-04-01 Sun Microsystems, Inc. Method and apparatus for speculative arbitration
US7107409B2 (en) * 2002-03-22 2006-09-12 Newisys, Inc. Methods and apparatus for speculative probing at a request cluster
US7103725B2 (en) * 2002-03-22 2006-09-05 Newisys, Inc. Methods and apparatus for speculative probing with early completion and delayed request
US7107408B2 (en) * 2002-03-22 2006-09-12 Newisys, Inc. Methods and apparatus for speculative probing with early completion and early request
US7653790B2 (en) * 2002-05-13 2010-01-26 Glasco David B Methods and apparatus for responding to a request cluster
US7395379B2 (en) * 2002-05-13 2008-07-01 Newisys, Inc. Methods and apparatus for responding to a request cluster
US7593334B1 (en) * 2002-05-20 2009-09-22 Altera Corporation Method of policing network traffic
US7103636B2 (en) * 2002-05-28 2006-09-05 Newisys, Inc. Methods and apparatus for speculative probing of a remote cluster
US7003633B2 (en) * 2002-11-04 2006-02-21 Newisys, Inc. Methods and apparatus for managing probe requests
US7346744B1 (en) 2002-11-04 2008-03-18 Newisys, Inc. Methods and apparatus for maintaining remote cluster state information
US7296121B2 (en) * 2002-11-04 2007-11-13 Newisys, Inc. Reducing probe traffic in multiprocessor systems
US20050053417A1 (en) * 2003-04-21 2005-03-10 Norman Yamamoto Overlay binder
US7334089B2 (en) * 2003-05-20 2008-02-19 Newisys, Inc. Methods and apparatus for providing cache state information
US7337279B2 (en) * 2003-06-27 2008-02-26 Newisys, Inc. Methods and apparatus for sending targeted probes
US7908416B2 (en) * 2004-06-01 2011-03-15 Ssd Company Limited Data processing unit and bus arbitration unit
US7213095B2 (en) 2004-06-08 2007-05-01 Arm Limited Bus transaction management within data processing systems
JP2006319914A (ja) * 2005-05-16 2006-11-24 Fujitsu Ltd 呼処理制御装置、呼処理制御装置の制御方法
US7653785B2 (en) * 2005-06-22 2010-01-26 Lexmark International, Inc. Reconfigurable cache controller utilizing multiple ASIC SRAMS
KR100813256B1 (ko) * 2006-06-23 2008-03-13 삼성전자주식회사 버스 중재 장치 및 방법
US20110113172A1 (en) * 2009-11-12 2011-05-12 Himax Technologies Limited Utilization-enhanced shared bus system and bus arbitration method
US9563590B2 (en) * 2014-03-17 2017-02-07 Nxp Usa, Inc. Devices with arbitrated interface busses, and methods of their operation

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0340347B1 (en) * 1983-09-22 1994-04-06 Digital Equipment Corporation Bus arbitration system
US4787033A (en) * 1983-09-22 1988-11-22 Digital Equipment Corporation Arbitration mechanism for assigning control of a communications path in a digital computer system
US4677616A (en) * 1985-09-11 1987-06-30 At&T Company Flow control scheme for a switching network
US4809269A (en) * 1987-04-02 1989-02-28 Advanced Micro Devices, Inc. Dual-port timing controller
US4933846A (en) * 1987-04-24 1990-06-12 Network Systems Corporation Network communications adapter with dual interleaved memory banks servicing multiple processors
US4837736A (en) * 1987-05-01 1989-06-06 Digital Equipment Corporation Backplane bus with default control
EP0309995B1 (en) * 1987-09-28 1994-11-30 Compaq Computer Corporation System for fast selection of non-cacheable address ranges using programmed array logic
US5129090A (en) * 1988-05-26 1992-07-07 Ibm Corporation System bus preempt for 80386 when running in an 80386/82385 microcomputer system with arbitration
EP0388574B1 (en) * 1989-03-23 1994-06-15 International Business Machines Corporation Method and apparatus for distributed queue multiple access in a communication system
US5058110A (en) * 1989-05-03 1991-10-15 Ultra Network Technologies Protocol processor

Also Published As

Publication number Publication date
US5195089A (en) 1993-03-16
TW219987B (ko) 1994-02-01
EP0497054B1 (en) 2001-09-19
CA2058581C (en) 2001-05-29
JP3273366B2 (ja) 2002-04-08
JPH06180682A (ja) 1994-06-28
DE69132734T2 (de) 2002-09-12
SG43935A1 (en) 1997-11-14
DE69132734D1 (de) 2001-10-25
EP0497054A3 (en) 1993-10-06
KR950009578B1 (ko) 1995-08-24
CA2058581A1 (en) 1992-07-01
EP0497054A2 (en) 1992-08-05

Similar Documents

Publication Publication Date Title
KR920013151A (ko) 동기고속 패키트 교환방식 버스를 위한 장치 및 방법
US7069361B2 (en) System and method of maintaining coherency in a distributed communication system
US6442634B2 (en) System and method for interrupt command queuing and ordering
KR970029121A (ko) 병렬처리 컴퓨터 시스템에서의 메모리 데이타경로 제어장치
EP0945798A2 (en) High speed remote storage cluster interface controller
JPS5847050B2 (ja) 入出力割込みシステム
JPH0724045B2 (ja) メモリ制御サブシステム
JPH10207822A (ja) 高速ｉ／ｏコントローラにおける割り込み処理方法
JPH0816540A (ja) 並列計算機におけるメッセージ通信方式
CA2037989C (en) Control system for multi-processor system
US5923852A (en) Method and system for fast data transmissions in a processing system utilizing interrupts
EP0114523A2 (en) Distributed priority logic network
US7698505B2 (en) Method, system and computer program product for data caching in a distributed coherent cache system
US7054975B2 (en) Interrupt generation in a bus system
US20030126372A1 (en) Cache coherency arrangement to enhance inbound bandwidth
JP2570847B2 (ja) データ転送方式
JPS5723166A (en) Parallel data processing system driven by tree structure data
US6877052B1 (en) System and method for improved half-duplex bus performance
JP2002024007A (ja) プロセッサシステム
US11868282B1 (en) Network device using cache techniques to process control signals
CN111796915B (zh) 中断优化的数据储存装置以及系统
JP2697744B2 (ja) チャネル装置
JPS63280364A (ja) デ−タ転送制御方式
JPS6250848B2 (ko)
KR0171769B1 (ko) 고속 중형컴퓨터에 있어서 isdn보드의 데이터 전달방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030124

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee