KR920011080A - 주파수 카운터의 리세트 신호 발생회로 - Google Patents
주파수 카운터의 리세트 신호 발생회로 Download PDFInfo
- Publication number
- KR920011080A KR920011080A KR1019900018155A KR900018155A KR920011080A KR 920011080 A KR920011080 A KR 920011080A KR 1019900018155 A KR1019900018155 A KR 1019900018155A KR 900018155 A KR900018155 A KR 900018155A KR 920011080 A KR920011080 A KR 920011080A
- Authority
- KR
- South Korea
- Prior art keywords
- input
- input terminal
- output
- reset signal
- frequency counter
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K21/00—Details of pulse counters or frequency dividers
Landscapes
- Pulse Circuits (AREA)
- Electronic Switches (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 따른 주파수 카운터의 리셋트 신호 발생회로도.
Claims (1)
- 주파수 카운터의 리세트 신호 발생회로에 있어서, 입력단자(IN1)가 IC1과 IC2 및 IC18의 각 입력단자(I1)로 입력되도록 연결되고, 펄스가 입력되는 입력단자(IN3)에서 펄스가 IC2의 입력단자(I2)로 입력되고 그 출력은 IC8의 입력단자(I2)와 IC10의 입력단자(I2)를 입력되도록 연결되고, IC7과 IC8로 구성된 래치의 출력은IC11과 IC12로 구성된 래치의 상기 IC11로 입력되도록 연결되며, 4개의 쌍으로 구성된 상기 래치의 출력단중 각각 1개의 출력이 노어게이트(IC13∼IC16)의 일측 입력단자(I1)로 각각 입력되도록 연결되고, 상기 노어게이트(IC13∼IC16)의 각 출력은 IC17의 각 입력단자(I1, I2, I3, I4)로 입력되도록 연결되며, 상기 IC17의 출력은 IC18의 입력단자(I2)로 연결되고, 입력단자(IN2)의 입력신호는 IC1의 입력단자(I2)로 입력되고 그 출력은 지연입력을 위해 IC3와 IC4를 거쳐 IC7의 입력단자(I1)과 IC15와 입력단자(I2)와 IC16의 입력단자(I2)로 각각 연결되도록 구성된 것을 특징으로 하는 주파수 카운터의 리셋트 신호 발생회로.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019900018155A KR930008945B1 (ko) | 1990-11-10 | 1990-11-10 | 주파수 카운터의 리세트 신호 발생회로 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019900018155A KR930008945B1 (ko) | 1990-11-10 | 1990-11-10 | 주파수 카운터의 리세트 신호 발생회로 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR920011080A true KR920011080A (ko) | 1992-06-27 |
KR930008945B1 KR930008945B1 (ko) | 1993-09-17 |
Family
ID=19305832
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019900018155A KR930008945B1 (ko) | 1990-11-10 | 1990-11-10 | 주파수 카운터의 리세트 신호 발생회로 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR930008945B1 (ko) |
-
1990
- 1990-11-10 KR KR1019900018155A patent/KR930008945B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR930008945B1 (ko) | 1993-09-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR920003644A (ko) | 마스터슬레이브형 플립플롭회로 | |
KR910016139A (ko) | 액티브필터 | |
KR890009117A (ko) | 한정된 준안정성 타임 동기화기 | |
KR900003862A (ko) | 비선형 증폭회로 및 그 비선형 증폭회로를 이용한 비선형 엠파시스·디엠파시스회로 | |
ES8204892A1 (es) | Una disposicion de circuito para amplificacion de senales | |
KR870009552A (ko) | 논리회로 | |
KR910002107A (ko) | 주파수 특성 보정회로 | |
KR920011080A (ko) | 주파수 카운터의 리세트 신호 발생회로 | |
KR830008557A (ko) | 튜너 | |
ATE131928T1 (de) | Schaltungsanordnung für einen geber | |
KR910007281A (ko) | 출력 제어 회로 | |
KR880009481A (ko) | 필터회로 | |
SE8403716L (sv) | Bredbandbildrordrivforsterkare | |
JPS5632824A (en) | Pulse eliminating circuit | |
KR920001829A (ko) | 입력가중형 트랜스버셜필터 | |
JPS5398762A (en) | Differential amplifier circuit | |
KR870006723A (ko) | 펄스 정밀 지연회로 | |
KR890010690A (ko) | 전 가산기를 이용한 승수회로 | |
JPS5233452A (en) | Amplifier unit | |
KR940003188A (ko) | 동기식 카운터회로 | |
KR890010887A (ko) | 오디오 펄스의 잡은 보상회로 | |
SU391729A1 (ru) | УСТРОЙСТВО дл ФОРМИРОВАНИЯ ИМПУЛЬСОВ РАЗНОСТНОЙ ЧАСТОТЫ | |
SU561195A1 (ru) | Устройство дл решени задач теории упругости | |
KR890005988A (ko) | 펄스누적에 의한 단안정 멀티회로 | |
KR930022729A (ko) | 2배의 동작주파수 재발생회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 19971227 Year of fee payment: 6 |
|
LAPS | Lapse due to unpaid annual fee |