KR920010199B1 - 반도체 칩의 입출력단 구동특성의 개선방법 - Google Patents
반도체 칩의 입출력단 구동특성의 개선방법 Download PDFInfo
- Publication number
- KR920010199B1 KR920010199B1 KR1019890020601A KR890020601A KR920010199B1 KR 920010199 B1 KR920010199 B1 KR 920010199B1 KR 1019890020601 A KR1019890020601 A KR 1019890020601A KR 890020601 A KR890020601 A KR 890020601A KR 920010199 B1 KR920010199 B1 KR 920010199B1
- Authority
- KR
- South Korea
- Prior art keywords
- input
- output terminal
- output
- power supply
- semiconductor memory
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 12
- 238000000034 method Methods 0.000 title description 4
- 238000004519 manufacturing process Methods 0.000 title 1
- 230000002093 peripheral effect Effects 0.000 claims abstract description 6
- 230000003071 parasitic effect Effects 0.000 abstract description 6
- 230000015556 catabolic process Effects 0.000 abstract 1
- 238000006731 degradation reaction Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 4
- 239000000872 buffer Substances 0.000 description 3
- 230000007257 malfunction Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
- H01L23/5286—Arrangements of power or ground buses
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B10/00—Static random access memory [SRAM] devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
- G11C2207/10—Aspects relating to interfaces of memory device to external buses
- G11C2207/105—Aspects related to pads, pins or terminals
Landscapes
- Physics & Mathematics (AREA)
- Geometry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Static Random-Access Memory (AREA)
- Dram (AREA)
Abstract
내용 없음.
Description
제1도는 종래방법의 핀접속도.
제2도는 본 발명에 따른 핀접속도.
본 발명은 반도체 메모리장치의 입출력단 구동특성을 개선하기 위한 방법에 관한 것으로, 특히 전원배선의 기생저항에 의한 입출력단 구동특성의 저하를 방지하는 방법에 관한 것이다.
반도체 메모리장치의 입출력단에 있어서 출력 트랜지스터가 동작될때에 전원배선저항에 의한 전원전위 강하 및 접지전위의 상승이 입출력단 출력 트랜지스터의 능력을 저하시켜, 그 결과 동작속도가 지연되는 문제가 있다. 범용 SRAM의 경우 단자 배치도를 보면 출력회로부는 칩아래 쪽에 있고 전원단자는 칩위쪽에 위치하게 되어 있어 칩의 위에서 아래까지 배선이 연결됨으로 약60(Ω) 정도의 기생저항을 포함하게 된다.
이 때문에 출력 트랜지스터가 동작할때 흐르는 수십mA정도의 전류에 의해 전원전위강하가 생겨서 속도지연이 초래된다.
일반적인 범용 SRAM 및 기타의 디바이스를 살펴보면 그림 1 에서와 같이 침위쪽에 Vcc-PAD인 P2가 존재하고 칩의 아래쪽에는 Vss-PAD P1이 존재한다. 그런데 보통의 경우 출력 구동기는 칩의 아래쪽에 위치하게 되므로 전원 배선이 칩의 위에서 아래까지 달려야 한다.
이때 전원전압은 출력 구동기까지 도달하게 되면 배선되어지는 선의 고유저항 및 기생저항 때문에 전원전압의 강하가 일어나므로 출력 구동기의 능력을 저하시켜 동작속도의 저하를 초래한다.
그리고 출력구동기가 동작할때는 많은 전류(수십mA)가 한꺼번에 흐르게 되므로 전원선에 잡음이 발생하게 된다. 따라서 종래기술에서와 같이 기타 버퍼로 부분과 입출력단의 전원배선을 공통으로 사용할 경우 입출력단에서 발생한 잡음이 기타 버퍼회로에 직접 전달되므로 소자의 오동작의 원인이 된다.
따라서 본 발명의 목적은 반도체 메모리장치의 전원배선의 기생저항에 의한 입출력단의 출력 트랜지스터의 능력저하와 입출력단의 잡음에 의한 소자의 오동작을 방지하는 방법을 제공함에 있다.
상기 본 발명의 목적을 달성하기 위하여 본 발명은 반도체 메모리장치에 있어서, 입출력단을 위한 전원단자를 추가시키고, 상기 입출력단의 전원배선을 반도체 메모리장치의 다른 버퍼회로들의 전원배선과 분리시킴을 특징으로 한다.
이하 본 발명을 첨부한 도면을 참조하여 상세히 설명한다.
제2도는 본 발명에 따른 핀접속도를 보인 도면으로서, 상기 제2도에 도시한 바와같이, Vcc-PAD인 P3를 하나 더 추가하여 입출력단 전용 전원단자로 사용하여 주변회로 부분과 입출력단을 완전히 분리시켜 주었다. 그리고 조립을 할때에는 추가된 P3와 D1(칩 접합면)을 본딩해 줌으로써 기생저항에 의한 전원전압 강하와 출력구동 트랜지스터의 동작속도 저하를 해결하였다. 즉, 상기와 같이 Vcc-PAD를 추가해서 칩접합면 부분과 연결해 주면 전체의 전원 배선저항을 1/7 정도로 줄일 수 있는 것이다.
상술한 바와같이 본 발명은 반도체 메모리장치의 전원단자를 추가하여 주변회로와 입출력단 부분의 전원선을 분리해서, 상기 추가된 전원단자가 입출력단 출력 구동부의 전용단자로 사용되게 함으로써, 전원전압변동에 따른 출력단의 동작속도 지연을 억제하는 효과가 있다.
또한 본 발명은 주변회로 부분과 입출력단의 전원배선을 완전히 분리함으로써 입출력단의 출력 트랜지스터가 동작시에 발생하는 잡음이 반도체 메모리장치의 주변회로에 전달되는 것을 극소화시키는 이점이 있다.
Claims (1)
- 반도체 메모리장치에 있어서, 입출력단의 전원단자를 추가시키고, 상기 입출력단의 전원배선을 반도체 메모리장치의 다른 주변회로들의 전원배선과 분리시킴을 특징으로 하는 반도체 메모리장치의 입출력단 구동 특성 개선방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019890020601A KR920010199B1 (ko) | 1989-12-30 | 1989-12-30 | 반도체 칩의 입출력단 구동특성의 개선방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019890020601A KR920010199B1 (ko) | 1989-12-30 | 1989-12-30 | 반도체 칩의 입출력단 구동특성의 개선방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR910013557A KR910013557A (ko) | 1991-08-08 |
| KR920010199B1 true KR920010199B1 (ko) | 1992-11-21 |
Family
ID=19294648
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019890020601A KR920010199B1 (ko) | 1989-12-30 | 1989-12-30 | 반도체 칩의 입출력단 구동특성의 개선방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR920010199B1 (ko) |
-
1989
- 1989-12-30 KR KR1019890020601A patent/KR920010199B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR910013557A (ko) | 1991-08-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7230324B2 (en) | Strobe light control circuit and IGBT device | |
| US5656970A (en) | Method and structure for selectively coupling a resistive element, a bulk potential control circuit and a gate control circuit to an output driver circuit | |
| US4811155A (en) | Protection circuit for a semiconductor integrated circuit having bipolar transistors | |
| US4694202A (en) | Bi-MOS buffer circuit | |
| JPH055407B2 (ko) | ||
| JP2010178615A (ja) | 半導体装置 | |
| JPS6177424A (ja) | Ｅｃｌ回路 | |
| US5751051A (en) | Semiconductor device equipped with electrostatic breakdown protection circuit | |
| KR100302529B1 (ko) | 박막반도체집적회로 | |
| US4979016A (en) | Split lead package | |
| EP0011961B1 (en) | Three-state output circuit | |
| KR920010199B1 (ko) | 반도체 칩의 입출력단 구동특성의 개선방법 | |
| US4723081A (en) | CMOS integrated circuit protected from latch-up phenomenon | |
| US5083179A (en) | CMOS semiconductor integrated circuit device | |
| JPH10107235A (ja) | ゲートアレーｌｓｉの構成方法とこれを用いた回路装置 | |
| JP3190191B2 (ja) | 出力バッファ回路 | |
| JP3048790B2 (ja) | 半導体集積回路装置 | |
| JPH05206810A (ja) | 半導体集積回路装置 | |
| JP3170853B2 (ja) | 半導体装置 | |
| JPS62106657A (ja) | 半導体装置 | |
| JPS60256224A (ja) | 相補形論理回路 | |
| JP3369353B2 (ja) | 半導体装置の保護回路 | |
| JPH0722193B2 (ja) | 集積回路 | |
| US5543642A (en) | P-channel transistor | |
| EP0336396A2 (en) | Non-saturation type logic circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20061030 Year of fee payment: 15 |
|
| LAPS | Lapse due to unpaid annual fee |