KR920008032B1 - 동작모우드 설정회로 - Google Patents

동작모우드 설정회로 Download PDF

Info

Publication number
KR920008032B1
KR920008032B1 KR1019890001563A KR890001563A KR920008032B1 KR 920008032 B1 KR920008032 B1 KR 920008032B1 KR 1019890001563 A KR1019890001563 A KR 1019890001563A KR 890001563 A KR890001563 A KR 890001563A KR 920008032 B1 KR920008032 B1 KR 920008032B1
Authority
KR
South Korea
Prior art keywords
signal
inverter
mos transistor
gate
current path
Prior art date
Application number
KR1019890001563A
Other languages
English (en)
Other versions
KR890013579A (ko
Inventor
하루키 도다
시게오 오시마
다카야스 사쿠라이
Original Assignee
가부시키가이샤 도시바
아오이 죠이치
도시바 마이콤 엔지니어링 가부시키가이샤
다카다이 마사다카
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 도시바, 아오이 죠이치, 도시바 마이콤 엔지니어링 가부시키가이샤, 다카다이 마사다카 filed Critical 가부시키가이샤 도시바
Publication of KR890013579A publication Critical patent/KR890013579A/ko
Application granted granted Critical
Publication of KR920008032B1 publication Critical patent/KR920008032B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K7/00—Methods or arrangements for sensing record carriers, e.g. for reading patterns
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1045—Read-write mode select circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Artificial Intelligence (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Dram (AREA)

Abstract

내용 없음.

Description

동작모우드 설정회로
제1도는 종래 DRAM(Dynamic Random Access Memory) 집적회로장치에 있어서 동작모우드설정부와 그 주변회로를 도시해 놓은 블록도.
제2도는 제1도의 도시된 회로에 있어서 각 신호의 타이밍챠트.
제3도는 본 발명의 1실시예에 따른 동작모우드설정회로를 도시해 놓은 블록도.
제4도는 제3도에 도시된 동작모우드설정회로에 있어서 각 신호의 타이밍챠트.
제5도는 제3도에 도시된 동작모우드설정회로에 있어서 각 버퍼회로의 신호수신기간을 도시해 놓은 타이밍챠트.
제6a도는 제3도는 도시된 버퍼회로의 구성예를 도시해 놓은 회로도.
제6b도는 제6a도에 도시된 버퍼회로의 동작을 설명하기 위한 도면.
제7a도는 제3도에 도시된 동작모우드설정회로에서 모우드 선택회로의 구성예를 도시해 놓은 회로도.
제7b도는 제7a도에 도시된 모우드선택회로의 동작을 설명하기 위한 도면.
제8도는 제7a도에 도시된 모우드선택회로의 출력과 모우드 설정용 제어신호에 의해 설정되는 모우드를 설명하기 위한 도면.
제9도는 제8도에 있어서 오토리프레쉬신호를 생성하는 회로의 구성예를 도시해 놓은 회로도.
제10도는 제8도에 있어서 특수기능모우드를 나타내기 위한 신호를 생성하는 회로의 구성예를 도시해 놓은 회로도.
제11a도는 제3도에 도시된 어드레스버퍼회로에 있어서 1비트분의 외부어드레스취입부의 구성예를 도시해 놓은 회로도.
제11b도는 제3도에 도시된 어드레스버퍼회로에 있어서 1비트분의 어드레스절환부의 구성예를 도시해 놓은 회로도.
제12도는 제3도에 도시된 제어신호발생회로의 구성예를 도시해 놓은 도면.
제13도는 제12도에 도시된 제어신호발생회로에 있어서 각 신호와 제7a도에 도시된 모우드선택회로에서 사용되는 랫치신호와의 관계를 도시해 놓은 타이밍챠트이다.
* 도면의 주요부분에 대한 부호의 설명
11, 16 : 어드레스버퍼회로 12, 17 : 워드선선택 및 구동계회로
13, 14 : 버퍼회로 15 : 모우드선택회로
18 : 제어신호발생회로 19 : 레벨변환회로
20, 21, 31, 37, 38, 41, 42 : P챈널형 MOS트랜지스터
22∼24, 32, 34, 35, 43, 44, 46 : N챈널형 MOS트랜지스터
25∼27, 30, 33, 36, 40, 47 : CMOS인버터
28, 29, 71 : NAND게이트 39, 45, 73 : NOR게이트
49∼56, 58∼61 : N챈널형 및 P챈널형 MOS트랜지스터
57 : 차동증폭회로 62, 63 : 랫치회로
64 : 풀다운회로 65∼70, 72, 74, 75 : 인버터
[산업상의 이용분야]
본 발명은 다이나믹RAM(Dynamic Random Access Memory; 이하 DRAM이라 약칭한다)이 내장된 반도체집적회로장치에 있어서 특히
Figure kpo00001
(Row Address Strobe)신호의 입력에 앞서
Figure kpo00002
(Column Address Strobe)신호를 입력해서 DRAM의 동작모우드를 설정하기 위한 동작모우드설정회로에 관한 것으로, 예컨대 화상처리용 메모리 집적회로장치에 사용되는 반도체집적회로장치에 관한 것이다.
[종래의 기술 및 그 문제점]
최근 1개의 메모리집적회로장치에 많은 기능을 부여하는 다중우드화가 진행되고 있는바, 예컨대 1비트출력으로 구성된 DRAM집적회로장치의 경우에 제어신호로는
Figure kpo00003
신호와
Figure kpo00004
신호 및
Figure kpo00005
(Write Enable)신호등이 사용된다. 이들 제어신호를 조합해서 동작모우드를 설정하는 경우에는
Figure kpo00006
신호의 하강시
Figure kpo00007
신호와
Figure kpo00008
신호의 상태를 이용해서 그 다음 메모리 동작모우드를 결정할 수가 있다. 이 경우 논리적으로는 22=4종류의 모우드설정이 가능하게 되는 바, 이때 DRAM특유의 문제로서 다음과 같은 점을 고려할 필요가 있다.
즉,
Figure kpo00009
신호의 하강시에
Figure kpo00010
신호가 로우레벨(활성레벨)인 모우드는 일반적으로 오토리프레쉬(auto refresh) 모우드로서 이용되고 있는 바, 이때에는 메모리내부의 카운터로부터 발생되는 행어드레스에 기초해서 오토리프레쉬동작이 수행된다. 그런데, 이 오토리프레쉬모우드는 열어드레스를 필요로 하지 않으며,
Figure kpo00011
신호에 의한 외부어드레스를 받아들일 필요도 없기 때문에,
Figure kpo00012
신호가 로울레벨인 상태에서는 외부로 부터의 행어드레스를 필요로 하는 모우드 및 열어드레스를 필요로 하는 모우드의 지정이 곤란하게 되는 문제점이 있다.
그런데, 근래에 화상처리용 메모리직접회로장치로서 직렬연속입출력포트를 갖춘 메모리가 실현됨에 따라 열어드레스를 지정할 필요가 없는 모우드가 많아지게 되었다. 예컨대 직렬입출력부와 메모리부간의 데이터 전송에 있어서는 1개의 행어드레스에 상당하는 메모리셀군의 내용이 일괄적으로 전송되므로 열어 드레스를 필요로 하지 않는다. 또, 화면의 고속클리어등과 같은 하는 프레쉬기입모우드(flash write mode)에서는 1개의 행어드레스에 상당하는 메모리셀군의 내용을 동시에 기입하므로 열드레스가 필요없게 된다. 따라서
Figure kpo00013
신호의 입력에 앞서
Figure kpo00014
신호를 입력하는 소위
Figure kpo00015
비포어(before)
Figure kpo00016
모우드도 상기 오토리프레쉬 이외에 사용할 가능성이 있다. 이 때문에 다중모우드의 메모리일지라도 열어드레스를 사용하지 않는 모우드에서는
Figure kpo00017
비포어
Figure kpo00018
에서 모우드를 지정하도록 하고 열어드레스를 필요로 하는 모우드를 위해
Figure kpo00019
신호가 하이레벨인 모우드부분은 남겨 놓을 필요가 있다. 이때 문제가 되는 것은 메모리내부의 카운터로부터 발생되는 행어드레스와 외부로부터 입력되는 행어드레스간의 타이밍관게인 바, 이하 이 문제를 제1도 및 제2도를 참조해서 구체적으로 설명한다.
제1도는 종래 DRAM 집적회로장치에 있어서 동작모우드설정부 및 그 주변회로를 도시해 놓은 것으로, 어드레스버퍼회로(11)에는 외부어드레스신호 및 내부어드레스신호(장치내부의 카운터에 의해 발생된 어드레스신호)가 입력되는 바, 이러한 어드레스버퍼회로(11)은
Figure kpo00020
신호 및
Figure kpo00021
신호에 의해 그 동작이 제어된다. 그리고, 이 어드레스버퍼회로(11)의 출력는 워드선 선택 및 구동계회로(12)에 입력된다.
제1도에 도시된 바와 같은 회로구성에 있어서,
Figure kpo00022
신호의 하강시에 외부어드레스중 행어드레스를 받아들이기 위해 외부어드레스의 셋트업시간(tASR)과 홀드시간(tRAH)은 제2도에 도시된 바와같이
Figure kpo00023
신호의 하강타이밍에 대응하여 엄격하게 결정되어 있다. 따라서 내부어드레스를 받아들이는 오토리프레쉬모우드에서는 상기 외부어드레스의 셋트업시간(tASR)과 홀드시간(tRAH)사이에 외부어드레스와 내부어드레스가 올바르게 절환되도록 할 필요가 있다. 이 때문에
Figure kpo00024
비포어
Figure kpo00025
모우드를 설정할 때의
Figure kpo00026
신호의 셋트업시간(tCSR)은 상기 외부어드레스의 셋트업시간(tASR)의 최소값(tASRmin)보다도 크게 설정되며, 이에 따라 행어드레스를 받아들이기에 앞서 오토리프레쉬모우드인지의 여부를 판단할 수 있게 된다. 따라서, 어드레스버퍼회로(11)가 상기 외부어드레스의 셋트업시간(tASR) 및 홀드시간(tRAH)중에 외부어드레스를 받아들이도록 할 것인지, 또는 내부어드레스를 받아들이도록 할 것인지를 절환할 수 있게 되며, 오토리프레쉬모우드가 없는 메모리시스템에 비해 어드레스버퍼회로(11)로부터 워드선선택 및 구동계회로(12)까지 신호가 전달됨에 있어 시간이 더 걸리지도 않는다.
그러나,
Figure kpo00027
비포어
Figure kpo00028
모우드에 의해 오토리프레쉬모우드이 외의 외부어드레스를 필요로 하는 모우드를 지정하는 경우에
Figure kpo00029
신호의 하이레벨 및 로우레벨의 구별만으로는 모우드를 지정할 수 없으며, 이는
Figure kpo00030
비포어
Figure kpo00031
모우드에서 오토리프레쉬이외의 모우드설정동작을 필요로 하는 DRAM을 내장한 반도체 집적회로 장치(DRAM 집적회로장치, 화상처리용 메모리집적회로장치등)에 공통적으로 나타나는 문제점이다.
또,
Figure kpo00032
비포어
Figure kpo00033
모우드가 아닌 경우에는 종래 DRAM과 적합성이 있는 타이밍을 설정할 수 있도록 하는 것이 바람직하다.
왜냐하면 부가회로를 설치하거나 메모리시스템을 변경하지 않고 종래 DRAM의
Figure kpo00034
모우드가 확장된 반도체 집적회로장치로서 그대로 사용할 수 있기 때문이다.
[발명의 목적]
이에 본 발명은 상기와 같은 사정을 감안해서 발명한 것으로, 동작속도의 저하를 초래하지 않으면서
Figure kpo00035
비포어
Figure kpo00036
모우드에서는 오토리프레쉬이외의 모우드를 설정할 수 있는 한편,
Figure kpo00037
비포어
Figure kpo00038
모우드가 아닌 경우에는 종래 DRAM과 적합성이 있는 타이밍을 설정할 수 있도록 된 동작모우드설정회로를 구비한 반도체집적회로장치를 제공함에 그 목적이 있다.
[발명의 구성]
상기 목적을 달성하기 위한 본 발명의 동작모우드설정회로는, 외부로부터 공급되는 모우드설정용 신호를 레벨변환시키는 제1버퍼회로와; 열어드레스스트로브신호를 레벨변환시키는 제2버퍼회로; 행어드레스스트로브신호에 따라 동작하면서 상기 제1 및 제2버퍼회로의 출력신호에 기초해서 모우드선택신호를 랫치하고, 이를 출력하는 모우드선택회로; 외부로부터 공급되는 어드레스 신호와 내부에서 생성된 어드레스신호가 공급되면서 상기 모우드선택회로로부터 출력되는 모우드선택신호와 행어드레스스트로브신호에 기초해서 상기 어드레스신호중 어떤 한쪽을 랫치시키고, 그 랫치출력을 내부회로에 공급하는 랫치회로 및; 행어드레스스트로브신호와 오토리프레쉬신호에 기초해서 상기 랫치회로의 동작을 제어하기 위한 제어신호를 생성시키는 제어신호발생회로를 구비하여 구성되어 있다.
[작용]
상기와 같이 구성된 본 발명에 의하면,
Figure kpo00039
신호의 하이레벨 및 로우레벨의 구별뿐만 아니라 외부로 구터 공급되는 모우드설정용 신호의 하이레벨 및 로우레벨의 구별을 모우드설정에 이용하므로
Figure kpo00040
비포어
Figure kpo00041
모우드에 의해 오토리프레쉬모우드이외의 외부어드레스를 필요로 하는 모우드를 지정할 수 있게 된다. 게다가,
Figure kpo00042
비포어
Figure kpo00043
모우드에서 모우드를 선택할 때 외부로부터 공급되는 모우드설정용 제어신호의 셋트업이 외부행어드레스입력의 셋트업보다 빠르기 때문에 행어드레스를 받아들이기 전에 동작모우드를 확정시킬 수 있게 된다. 다시 말하면 어드레스버퍼회로가 받아들일 어드레스를 외부어드레스로 할 것인지 내부어드레스로 할 것인지를 미리 선택해 놓을 수 있게 된다.
따라서, 모우드를 설정할 때 어드레스절환을 위한 시간이 필요 하지 않게 되므로 동작속도는 저하되지 않는다.
또
Figure kpo00044
비포어
Figure kpo00045
모우드가 아닌 경우에는 모우드설정용 신호셋트업시간의 최소값과
Figure kpo00046
신호의 셋트업시간의 최소값이 동일하게 설정되므로 종래 DRAM과 적합성이 있는 타이밍을 설정할 수 있게 된다. 따라서, 종래 DRAM을 모우드가 확장된 DRAM집적 회로장치로서 사용할 수 있게 된다.
[실시예]
이하 본 발명의 1실시예를 예시도면에 의거 상세히 설명한다.
제3도는 본 발명의 1실시예에 따른 동작모우드설정회로를 도시해 놓은 것으로, 이 동작모우드설정회로는 예컨대 화성처리용 집적회로장치의 DRAM 부에 설치되어 있는 바, 모우드설정용신호(대표적으로
Figure kpo00047
신호로 표시해 놓았지만 다른 신호도 좋고, 복수의 신호도 좋음)는 버퍼회로(13)에 공급되어 예컨대 TTL레벨로부터 ＂1＂ 및 ＂0＂레벨의 신호로 레벨변환되고,
Figure kpo00048
신호도 마찬가지로 버퍼회로(14)에 공급되어 레벨변환된다. 모우드선택회로(15)는
Figure kpo00049
신호가 활성화될 때 상기 버퍼회로(13)의 출력 및 상기 버퍼회로(14)의 출력에 기초해서 모우드선택신호를 랫치해서 출력하게 된다. 그리고, 행어드레스용 어드레스버퍼회로(16)는 상기 모우드선택신호와
Figure kpo00050
신호에 기초해서 제어되면서 외부어드레스(행어드레스)와 내부어드레스(장치내부의 어드레스카운터로부터 출력되는 행어드레스)중 어느 한쪽의 어드레스를 선택하게 되며, 이 어드레스 버퍼회로(16)의 출력은 워드선선탁 및 구동계회로(17)로 공급된다. 또, 제어신호발생회로(18)에는
Figure kpo00051
신호와 오토리프레쉬(AR)신호가 공급되며, 이들 신호에 기초해서 어드레스버퍼회로(16)를 제어하기 위한 각종 제어신호(
Figure kpo00052
,ACP,
Figure kpo00053
,REF)가 생성된다.
제4도는 상기 제3도에 도시된 동작모우드설정회로에 있어서
Figure kpo00054
비포어
Figure kpo00055
모우드에서의
Figure kpo00056
신호와
Figure kpo00057
신호,
Figure kpo00058
신호 및 외부 어드레스신호간의 타이밍관계의 일례를 도시해 놓은 것으로,
Figure kpo00059
신호의 셋트업시간을 tCSR,
Figure kpo00060
신호에 대한
Figure kpo00061
신호의 셋트업시간을 tS, 그 홀드시간을 tH, 동일하게
Figure kpo00062
신호에 대한 외부어드레스 셋트업시간을 tASR, 그 홀드시간을 tRAH로 각각 표시하며, 종래 DRAM과 마찬가지로
Figure kpo00063
신호에 대한
Figure kpo00064
신호의 셋트업시간(tCSR)은
Figure kpo00065
신호에 대한 외부어드레스의 셋트업시간(tASR)의 최소값(tASRmin)보다 크게 설정되어 있다. 더구나, 본실시예에서는
Figure kpo00066
신호에 대한
Figure kpo00067
신호의 셋트업시간(tS)의 최소값(tSmin)이
Figure kpo00068
신호에 대한
Figure kpo00069
신호의 셋트업시간(tSR)의 최소값(tCSRmin)과 동일하게(tSmin=tCSTmin)설정되어 있다. 그렇지만 조금 더 여유있는 조건으로서
Figure kpo00070
신호에 대한
Figure kpo00071
신호의 셋트업시간(tS)을
Figure kpo00072
신호에 대한 외부어드레스의 셋트업시간(tAST)의 최소값(tASRmin)보다 크게(tS＞tASTmin)설정하면 좋다.
상기와 같이 구성되는 DRAM에서는 어드레스신호를 어드레스 버퍼회로(16)에 받아들이기 이전에
Figure kpo00073
신호가 확정되어 모우드가 설정된다. 즉,
Figure kpo00074
신호의 하강으로부터 시작되는 일련의 동작으로
Figure kpo00075
신호 및
Figure kpo00076
신호의 상태가 각각 버퍼회로(13)과 버퍼회로(14)를 거쳐 모우드선택회로(15)에 입력되게 된다. 그러면, 이 모우드선택회로(15)로부터 출력되는 모우드선택신호에 따라 외부어드레스 또는 내부어드레스가 선택된 어드레스버퍼회로(16)로 받아들여지게 된다. 그러면,
Figure kpo00077
신호의 하강으로부터 어드레스를 랫치할 때까지의 사이에 모우드확정을 위한 시간이 필요하지 않게 되므로 동작속도가 저하되지 않는다.
또,
Figure kpo00078
비포어
Figure kpo00079
모우드가 아닐 않을 때의 모우드설정을 통상적닌 DRAM의 타이밍과 같은 타이밍으로 행하기 위해서는 다음과 같이한다. 이러한 타이밍에서는 어드레스버퍼회로(16)가 외부어드레스만을 받아들이기 때문에 상기 어드레스버퍼회로(16)의 절환은 필요하지 않다. 다시 말하면,
Figure kpo00080
신호의 셋트업시간(tS)에 대한 조건(tS＞tASRmin)이 필요하지 않으며,
Figure kpo00081
신호의 셋트업시간(tS)이 외부어드레스의 셋트업시간(tASR)과 같은 정도이면 좋다. 이들 타이밍에 있어서 유연성을 갖추기 위해서는 각 버퍼회로(13, 14)로 부터의 출력신호를 모우드선택회로(15)가 수신(accept)하는 기간과 어드레스버퍼회로(16)의 신호수신기간(사선으로 표시)을 제5도에 도시된 바와같이 설정하면 좋다.
즉, 어드레스버퍼회로(16)의 어드레스수신기간은
Figure kpo00082
신호의 하강으로부터 시작되고, 외부어드레스의 홀드시간(tRAH)의 최소값(tRAHmin)이내에 종료되어 외부어드레스의 홀드시간(tRAH)의 타이밍이 만족되도록 되어 있다. 또, 이 기간이외에는
Figure kpo00083
신호가 활성상태로 있으면 수신된 어드레스를 계속해서 랫치하게 된다.
한편,
Figure kpo00084
신호와
Figure kpo00085
신호등의 모우드설정에 관계되는 신호에 대한 버퍼회로(13, 14)의 출력신호를 모우드선택회로(15)가 수신하는 기간은
Figure kpo00086
신호의 하강부분으로부터 시작되고,
Figure kpo00087
신호의 홀드시간(tH)의 최소값(tHmin)이내에 종료되어
Figure kpo00088
신호의 홀드시간(tH)의 타이밍이 만족되도록 되어 있다. 단,
Figure kpo00089
신호가 상승된 후에는 항상 데이터수신상태가 되도록 해서,
Figure kpo00090
비포어
Figure kpo00091
모우드와 같이
Figure kpo00092
신호의 하강에 앞서 모우드를 확장해야만 되는 경우에 대비하고 있다.
상기한 바와같은 동작모우드설정회로를 갖춘 DRAM부에 의하면,
Figure kpo00093
신호의 하이레벨 및 로우레벨의 구별뿐만 아니라 외부로부터 공급되는 모우드설정용 신호, 예컨대
Figure kpo00094
신호의 하이레벨 및 로우레벨의 구별을 모드설정에 이용하기 때문에
Figure kpo00095
비포어
Figure kpo00096
모우드에 의해 오토리프레쉬모우드이외의 외부어드레스를 필요로 하는 모우드를 지정할 수 있게 된다. 또 비포어 모우드일 때 셋트업시간이 ＂tS＞tASRmin＂인 관계로 설정되어 있기 때문에
Figure kpo00097
신호의 하강으로 부터 어드레스의 랫치까지의 사이에 모우드설정을 위한 시간이 필요하지 않게 되어 동작속도는 저하되지 않는다. 더구나, 또
Figure kpo00098
비포어
Figure kpo00099
모우드가 아닐때에는 종래 DRAM과 적합성이 있는 타이밍을 설정(tsmin=tASRmin)할 수 있으므로 종래 DRAM의 모우드를 확장하는데
Figure kpo00100
비포어
Figure kpo00101
모우드를 이용할 수가 있다.
상기 버퍼회로(13, 14)는 각각 예컨대 제6a도에 도시된 바와 같이 구성된 것으로, TTL레벨의 모우드 제어신호(
Figure kpo00102
; 또는 기입이네이블신호(
Figure kpo00103
), 또는 출력이네이블신호(
Figure kpo00104
)는 레벨변환(19)에 의해 CMOS논리레벨의 신호로 변환되며, 이 레벨변환회로(19)는 P챈널형 MOS트랜지스터(20, 21)와 N챈널형 MOS트랜지스터(22∼24) 및 CMOS인버터(25, 26)로 구성된다. 그리고, 상기 P챈널형 및 N챈널형 MOS트랜지스터(20∼23)의 전류통로는 전원(VDD)과 접지점간에 집렬접속되고, 상기 P챈널형 MOS트랜지스터(21) 및 N챈널형 MOS트랜지스터(22)의 접속점에는 CMOS인버터(25)의 입력단이 접속된다. 또, 상기 N챈널형 MOS트랜지스터(24)의 전류통로는 상기 접속점과 상기 N챈널형 MOS트랜지스터(22)와 N챈널형 MOS트랜지스터(23)의 접속점간에 접속되고, 그 게이트 CMOS인버터(25)의 출력단에 접속된다. 그리고, 상기 CMOS인버터(25)의 출력단은 상기 CMOS인버터(26)의 입력단에 접속되며, 상기 CMOS인버터(26)의 출력단으로부터 내부신호(
Figure kpo00105
; 또는
Figure kpo00106
, 또는
Figure kpo00107
)가 출력됨과 더불어 이 내부신호가 CMOS 인버터(27)에 의해 반전되어 내부신호(CIN; 또는 WIN, 또는 OIN)로 된다. 제6b도에 도시된 버퍼회로에 대한 각 신호의 진리표를 도시해 놓은 것이다.
상기 모우드선택회로(15)는 제7a도에 도시된 회로가 내부신호(CIN, WIN, OIN; 또는
Figure kpo00108
,
Figure kpo00109
,
Figure kpo00110
)의 레벨조합에 대응되도록 하기 위해 최대 8셋트가 설치되어져 있다. 즉, 내부제어신호(CIN, WIN, OIN; 또는
Figure kpo00111
,
Figure kpo00112
,
Figure kpo00113
)는 NAND게이트(28)의 입력단에 각각 공급되고, 이 NAND게이트(28)의 출력단은 NAND게이트(29)의 한쪽의 입력단과 접속된다. 그리고, 랫치신호(LTC; 제13도에 도시된 타이밍챠트 참조)가 인버터(30)의 입력단에 공급되고, 이 인버너(30)의 출력단에는 상기 NAND게이트(29)의 다른쪽 입력단이 접속된다. 또, 상기 NAND게이트(29)의 출력단은 P챈널형 MOS트랜지스터(31)와 N챈널형 MOS트랜지스터(32)로 이루어진 MOS트랜지스터(33)의 입력단에 접속된다. 그리고, 상기 N챈널형 MOS트랜지스터(32)의 전류통로의 일단과 접지점간에는 N챈널형 MOS트랜지스터(34, 35)의 전류통로가 병렬접속되고, 상기 N챈널형 MOS트랜지스터(34)의 게이트에는 상기 인버터(30)의 출력단이 접속된다. 또, 상기 CMOS인버터(33)의 출력단은 인버터(36)의 입력단에 접속되고, 이 인버터(36)의 출력단에는 상기 N챈널형 MOS트랜지스터(35)의 게이트가 접속되게 된다.
또, 전원(VDD)과 상기 CMOS인버터(33)의 출력단간에는 P챈널형 MOS트랜지스터(37, 38)의 전류통로가 직렬접속된다. 그리고, 상기 P챈널형 MOS트랜지스터(37)의 게이트에는 상기 인버터(36)의 출력단이 접속되고, 상기 P챈널형 MOS트랜지스터(38)의 게이트에는 상기 인버터(30)의 출력단이 접속된다. 그리고, 상기 인버터(36)의 출력단으로 부터는 모우드선택출력신호(T1)가 출력된다.
제7a도에 도시된 모우드선택회로의 구성에 있어서, LTC신호는
Figure kpo00114
신호의 하강에 의해 ＂1＂레벨로 되는 것인바, 먼저 LTC 신호가 ＂0＂레벨일 때 인버터(30)의 출력이 ＂1＂레벨로 되고, 이에 따라 N챈널형 MOS트랜지스터(34)가 온상태로 되며, P챈널형 MOS트랜지스터(38)가 오프상태로 된다. 이때, 모우드선택 출력신호(T1)는 NAND게이트(28)에 공급되는 3개의 입력신호(CIN, WIN, OIN)의 레벨조합에 의해 정해지게 된다. 그리고, LTC신호가 ＂1＂레벨로 되면 그 시점에서 출력신호(T1)가 랫치되며, LTC신호가 ＂1＂레벨로 인버터(30)에 공급되는 한 출력신호(T1)가 ＂0＂레벨 일 때 LTC신호가 ＂1＂레벨로 되면 인버터(30)의 출력이 ＂0＂레벨로 되고, 이에따라 P챈널형 MOS트랜지스터(38)가 온상태로 되고, N챈널형 MOS트랜지스터(34)가 오프상태로 된다. 그러면, 출력신호(T1)가 ＂0＂레벨로 되고, 이에따라 P챈널형 MOS트랜지스터(37)가 온상태로 되며, N챈널형 MOS트랜지스터(35)가 오프상채로 되기 때문에 인버터(36)의 입력단전위는 온상태의 P챈널형 MOS트랜지스터(37, 38)에 의해 풀업된 상태로 랫치되게 된다. 이와달리, 출력신호(T1)가 ＂1＂레벨일 때 LTC신호가 ＂1＂레벨로 되면 인버터(30)의 출력이 ＂0＂레벨로 되고, 이에따라 P챈널형 MOS트랜지스터(38)가온상태로 되며, N챈널형 MOS트랜지스터(34)가 오프상태로 된다.
그리고, 출력(T1)가 ＂1＂레벨로 되면, N챈널형 MOS트랜지스터(35)가 온상태로 되며, P챈널형 MOS트랜지스터(37)가 오프상태로 되기 때문에 인버터(36)의 입력단전위는 온상태의 N챈널형 MOS트랜지스터(32) 및 오프상태의 N챈널형 MOS트랜지스터(35)에 의해 풀다운된 상태로 랫치되게 된다.
따라서,
Figure kpo00115
신호의 하강시에 NAND게이트(28)에 입력되는
Figure kpo00116
신호와
Figure kpo00117
신호 및
Figure kpo00118
신호의 레벨조합(최대 8개)에 따라 출력신호(T1; i는 1∼최대 8)의 레벨이 정해지게 된다. 상기 제7a도에 도시된 모우드선택회로의 진리표를 제7b도에 도시해 놓았다.
또, 상기 출력신호(T1)와 실제 동작모우드와의 대응관계는 집적회로장치의 사양에 따라 정해지겠지만, 예컨대 제8도에 도시된 진리표와 같이 정해지게 된다. 여기서 오토리프레쉬모우드는 제9도에 도시된 바와 같이 T1출력과 T3출력을 NOR게이트(39) 및 인버터(40)로써 논리합처리한 오토리프레쉬신호(AR)에 의해서 선택된다. 그리고, 이 오토리프레쉬모우드는 외부어드레스와 내부어드레스의 절환을 포함하는 모우드이기 때문에 상기 T1출력 또는 T3출력에 의해 직접 오토리프레쉬신호(AR)를 발생시킬 필요가 있다. 한편, 상기 오토리프레쉬모우드이외의 통상적인 독출/기입모우드와 특수기능 1모우드, 특수기능 2모우드 및 특수기능 3모우드는 각각 제8도의 진리표에 도시된 T1출력에 기초해서 생성되는 신호(N, SF1, SF2, SF3)에 의해 선택되는 것이다. 이때, 각각 출력신호(T1)가 확정되어 불변으로 되기 전(LTC신호가 상승되기 전)에는 어떤 동작모우드에도 들어가지 않도록 할 필요가 있으므로 LTC신호가 ＂1＂레벨로 된 다음 상기 신호(N)등이 ＂1＂레벨이 되도록 되어 있다. 이를 위한 회로로서 예컨대 특수기능1(SF1)신호의 생성회로는 예컨대 제10도에 도시된 바와 같이 구성되어져 있다. 즉, T2출력과 T5출력은 P챈널형 MOS트랜지스터(41, 42)와 N챈널형형 MOS트랜지스터(43, 44)로 이루어진 NOR게이트(45)에 공급된다. 또, 이 NOR게이트(45)에 있는 N챈널형 MOS트랜지스터(43, 44)의 전류통로의 일단과 접지점간에는 스위칭용 N챈널형 MOS트랜지스터(46)의 전류통로가 삽입되고, 상기 NOR게이트(45)의 출력단에는 인버터(47)의 입력단이 접속됨과 더불어, 이 NOR게이트(45)의 출력단과 전원(VDD)간에는 풀업용 P챈널형 MOS트랜지스터(48)의 전류통로가 접속된다. 그리고 상기 N챈널형 MOS트랜지스터(46) 및 P챈널형 MOS트랜지스터(48)의 각 게이트에는 LTC신호가 공급된다.
따라서, LTC신호가 ＂0＂레벨일때에는 N챈널형 MOS트랜지스터(46)가 오프상태로 되고, P챈널형 MOS트랜지스터(48)가 온상태로 되므로 인버터(47)의 입력단전위는 ＂1＂레벨로 되며, 그 출력(SF1)은 ＂0＂레벨로 된다. 또, LTC신호가 ＂1＂레벨로 되면 N챈널형 MOS트랜지스터(46)가 온상태로 되고, P챈널형 MOS트랜지스터(48)가 오프상태이므로 NOR게이트(45)의 출력신호가 인버터(47)에 의해 반전되어 T2입력과 T5입력의 논리합출력(SF1)이 얻어지게 된다.
또, 상기 신호(N)도 제10도와 마찬가지의 생성회로에 의해 생성될 수 있으며, 상기 신호(SF2, SF3)도 제10도에 준한 생성회로에서 LTC신호가 ＂1＂레벨로 될 때 T4출력 또는 T8출력에 의해 생성될 수 있다.
상기 어드레스버퍼회로(16)의 1비트분이 대표적으로 제11a도 및 제11b도에 도시되어 있는 바, 제11a도는 외부어드레스취입부를 도시하고 있고, 제11b도는 어드레스절환부(오토리프레쉬모우드인지 아닌지의 여부에 따라 장치내부의 어드레스 카운터로부터 내부어드레스 또는 상기 외부어드레스취입부로부터의 외부어드레스(A,
Figure kpo00119
)를 절환선택해서 출력함)를 도시하고 있다.
그리고, 상기 제11a도에 도시된 외부어드레스취입부는 N챈널 및 P챈널형 MOS트랜지스터(49∼56) 및 차동증폭회로(57)가 도시된 바와 같이 접속되어 구성된다. 즉 전원(VDD)과 접지점간에는 P챈널형 MOS트랜지스터(55)와 N챈널형 MOS트랜지스터(49, 51)의 전류통로가 직렬접속되고, 상기 P챈널형 MOS트랜지스터(55)의 게이트는 접지되어 있으며, 상기 N챈널형 MOS트랜지스터(49)의 게이트에는 제어신호(ACP)가 공급된다. 그리고, 상기 N챈널형 MOS트랜지스터(51)의 게이트에는 N챈널형 MOS트랜지스터(50)의 전류통로의 일단이 접속되고, 상기 N챈널형 MOS트랜지스터(50)의 전류통로의 다른 단에는 외부어드레스신호가 공급되면서 그 게이트에는 제어신호(
Figure kpo00120
)가 공급된다. 마찬가지로 전원(VDD) 과 접지점간에는 P챈널형 MOS트랜지스터(56)와 N챈널형 MOS트랜지스터(52, 54)의 전류통로가 직렬접속되고, 상기 P챈널형 MOS트랜지스터(56)의 게이트는 접지되며, 상기 N챈널형 MOS트랜지스터(52)의 게이트에는 제어신호(ACP)가 공급된다. 그리고, 상기 N챈널형 MOS트랜지스터(54)의 게이트에는 N챈널형 MOS트랜지스터(53)의 전류통로의 일단이 접속되고, 상기 N챈널형 MOS트랜지스터(53)의 전류통로의 다른 단에는 기준전위(VREF)가 공급되며, 그 게이트에는 제어신호(
Figure kpo00121
)가 공급된다.
상기 차동증폭회로(57)는 2개의 CMOS인버터의 입력단과 출력단이 각각 접속되어 구성되는 바, 상기 입력단과 출력단의 접속점의 한쪽은 상기 P챈널 및 N챈널형 MOS트랜지스터(55, 59)의 접속점에 접속되고, 접속점의 다른쪽은 상기 P챈널형 MOS트랜지스터(56) 및 N챈널형 MOS트랜지스터(52)의 접속점에 접속된다. 이 차동증폭회로(57)는 제어신호(
Figure kpo00122
)에 의해 동작이 제어되는데, 어드레스신호()는 상기 P챈널형 MOS트랜지스터(55) 및 N챈널형 MOS트랜지스터(49)의 접속점으로부터 출력되며, 어드레스신호(A)는 상기 P챈널형 MOS트랜지스터(56) 및 N챈널형 MOS트랜지스터(52)의 접속점으로부터 출력된다.
상기와 같은 회로구성에 있어서, 제어신호(
Figure kpo00123
)가 ＂1＂레벨일 때 외부어드레스비트 및 기준전위(VREF)가 입력되고, 제어신호(ACP)가 ＂1＂레벨일 때 상기 2개의 입력신호가 차동증폭회로(57)에 입력된다. 그리고, 제어신호(
Figure kpo00124
)가 ＂0＂레벨로 되때 차동증폭회로(57)가 차동증폭동작을 함으로써 상대적인 어드레스신호(A,
Figure kpo00125
)가 출력된다.
상기 제11b도에 도시된 어드레스절환부는 N챈널형 MOS트랜지스터(58∼61)와 랫치회로(62, 63) 및 풀다운 회로(64)가 도시된 바와 같이 접속되어 구성되게 된다. 즉 어드레스신호(A,
Figure kpo00126
)는 각각 N챈널형 MOS트랜지스터(58, 59)의 전류통로의 일단에 공급되고, 이들 N챈널형 MOS트랜지스터(58, 59)의 게이트에는 제어신호(NAC)가 공급된다. 상기 N챈널형 MOS트랜지스터(58)의 전류통로의 다른단에는 랫치회로(62)의 입력단이 접속되고, 상기 N챈널형 MOS트랜지스터(59)의 전류통로의 다른단에는 랫치회로(63)의 입력단이 접속된다. 상기 랫치회로(62, 63)는 각각 2개의 인버터의 입력단과 출력단이 접속되어 구성된다. 그리고, 내부카운터로부터 출력된 내부어드레스는 각각 N챈널형 MOS트랜지스터(60, 61)의 전류통로의 일단에 공급되고, 이들 N챈널형 MOS트랜지스터(60, 61)의 게이트에는 제어신호(REF)가 공급된다. 또, 상기 N챈널형 MOS트랜지스터(60)의 전류통로의 다른단에는 랫치회로(62)의 입력단이 접속되고, 상기 N챈널형 MOS트랜지스터(61)의 전류통로의 다른단에는 랫치회로(63)의 입력단이 접속된다. 상기 랫치회로(62, 63)의 출력단사이에는 상기 풀다운회로(64)가 접속되고, 이 풀다운 회로(64)는 각각의 게이트가 전류통로의 일단에 십자형연결로 접속되면서 전류통로의 다른단은 접지된 2개의 N챈널형 MOS트랜지스터로 구성된다. 그리고, 상기 랫치회로(62, 63)의 출력단으로부터 출력되는 랫치출력(B,
Figure kpo00127
)은 도시하지 않는 행디코더로 공급된다.
상기 제11b도에 도시된 어드레스절환부는 다음과 같이 동작된다. 즉, 제어신호(NAC) 의＂1＂레벨에 의해 상기 어드레스신호(A,
Figure kpo00128
)를 받아들이고, 제어신호(REF)의 ＂1＂레벨에 의해 내부 카운터로부터 출력된 내부어드레스를 받아들이며, 이렇게 받아들인 신호는 랫치회로(62, 63)에 의해 랫치되고, 이 랫치출력(B,
Figure kpo00129
)은 제3도에 도시된 동작모우드설정회로의 워드선선택 및 구동계회로(17)중의 행디코더로 공급된다. 이때, 랫치회로(62, 63)의 출력(B,
Figure kpo00130
)중 로우레벨측은 풀다운회로(64)에 의해 ＂0＂레벨로 풀다운되게 된다.
상기 각 제어신호(
Figure kpo00131
,ACP,
Figure kpo00132
,NAC,REF)는 제12도에 도시된 바와같은 제어신호발생회로(18)에 의해
Figure kpo00133
신호의 하강과 동기해서 발생되는 부(-)의 펄스신호와 상기 오토리프레쉬신호(AR)에 기초해서 생성된다. 먼저 제어신호(ACP)는 상기 부(-)의 펄스신호가 인버터(65)에서 반전되어 생성되고, 제어신호(
Figure kpo00134
)는 상기 부(-)의 펄스신호가 인버터(65)와 인버터(66)에서 순차적으로 반전되어 생성되며, 제어신호(
Figure kpo00135
)는 상기 부(-)의 펄스신호가 인버터(65)와 인버터(67∼69)에서 순차적으로 반전되어 생성된다. 그리고, 제어신호(REF)는 인버터(70)에 의한 상기 부(-)의 펄스신호의 반전신호와 오토리프레쉬신호(AR)가 NAND게이트(71)에 공급된 다음, 이 NAND게이트(71)의 출력이 인버터(72)에서 반전되어 생성된다. 또, 제어신호(NAC)는 상기 부(-)의 펄스신호와 오토리프레쉬신호(AR)가 NOR게이트(73)에 공급되고, 이 NOR게이트(73)의 출력이 인버터(74)와 인버터(75)에서 순차적으로 반전되어 생성된다.
제13도는 상기 제12도에 도시된 제어신호발생회로에 있어서 각 제어신호 및 LTC신호의 타이밍관계를 도시해 놓은 것으로, 여기에서 제어신호(ACP)와 제어신호(
Figure kpo00136
)는 상기 어드레스버퍼회로(16)에 공급되며, 제어신호(ACP)의 상승 및 제어신호(
Figure kpo00137
)의 하강타이밍에 의해 외부어드레스의 셋트업 및 홀드시간(tRAH)이 결정된다. 또, 외부어드레스의 홀드시간(tHAH)과 모우드설정신호의 홀드시간(tH)을 맞추기 위해 제어신호(
Figure kpo00138
)의 상승과 모우드선택회로(15)에서 사용되는 LTC신호의 상승이 같은 타이밍으로 설정되어져 있다.
[발명의 효과]
이상 설명한 바와 같이 본 발명의 동작모우드설정회로에 의하면,
Figure kpo00139
비포어
Figure kpo00140
모우드에서 DRAM부를 오토리프레쉬모드이외의 모우드로 설정할 수 있게 된다. 이때, 동작속도의 저하가 적어지므로 고속동작을 필요로 하는 화상용 메모리집적회로등에 적용하면 극히 효과적이다. 또,
Figure kpo00141
비포어
Figure kpo00142
모우드가 아닌 경우에는 종래 DRAM 집적회로와 적합성이 있는 타이밍을 설정할 수 있게 된다. 따라서, 부가회로를 설치하거나 메모리 시스템의 변경을 행하지 않고도 종래 DRAM을 모우드가 확장된 DRAM 집적회로장치로서 사용할 수가 있다.

Claims (17)

  1. DRAM의 동작모우드를 설정하는 동작모우드설정회로에 있어서, 외부로부터 공급되는 모우드설정용신호(
    Figure kpo00143
    )를 레벨변환시키는 제1버퍼수단(13)과; 열어드레스스트로브신호(
    Figure kpo00144
    )를 레벨변환시키는 제2버퍼수단(14); 어드레스스트로브신호(
    Figure kpo00145
    )에 따라 동작하면서 상기 제1 및 제2버퍼수단(13, 14)의 출력신호에 기초해서 모우드선택신호를 랫치하고, 이를 출력하는 모우드선택수단(15); 외부로부터 공급되는 어드레스신호와 내부에서 생성된 어드레스신호가 공급되면사 상기 모우드선택수단(15)으로부터 출력되는 모우드선택신호와 행어드레스스트로브신호(
    Figure kpo00146
    )에 기초해서 상기 어드레스신호중 어느 한쪽을 랫치시키며, 그랫치 출력이 DRAM의 워드선을 선택하기 위한 워드선 선택수단(17)으로 공급되는 랫치수단 및; 행어드레스스트로브신호(
    Figure kpo00147
    )와 오토리프레쉬신호(
    Figure kpo00148
    )에 기초해서 상기 랫치수단의 동작을 제어하기 위한 제어신호(
    Figure kpo00149
    ,ACP,
    Figure kpo00150
    ,NAC,REF) 생성시키는 제어신호발생수단(18)을 구비하여 구성된 것을 특징으로 하는 동작모우드설정회로.
  2. 제1항에 있어서, 상기 열어드레스스트로브신호(
    Figure kpo00151
    )가 상기 행어드레스스트로브신호(
    Figure kpo00152
    )보다 앞에 활성화되는 동작모우드에 있어서, 오토리프레쉬모우드이외의 모우드를 지정할때에는 상기 모우드설정용신호(
    Figure kpo00153
    )가 상기 행어드레스스트로브신호(
    Figure kpo00154
    )가 활성화되기 전에 셋트되고, 동시에 행어드레스스트로브신호(RAS)의 활성화타이밍에 대한 셋트업의 여유시간(tS)이 상기 외부어드레스신호의 셋트엎 여유시간(tASR)의 최소값(tASRmin)보다도 크게 되어 있고, 상기 모우드설정용 신호(
    Figure kpo00155
    )를 상기 행어드레스스트로브신호(
    Figure kpo00156
    )가 활성화될 때 상기 모우드선택수단(15)으로 받아들이고, 이 받 아들인 신호를 이용해서 동작모우드의 선택제어를 행하도록 된 것을 특징으로 하는 동작 모우드설정회로.
  3. 제1항에 있어서, 상기 행어드레스스트로브신호(
    Figure kpo00157
    )에 대한 행어드레스스트로브신호(
    Figure kpo00158
    )의 셋트업시간(tCSR)이 외부어드레스신호의 셋트업시간(tASR)의 최소값(tASRmin)보다고 크게 설정되어 있고, 동시에 상기 외부로부터 공급되는 모우드설정용 신호(
    Figure kpo00159
    )에 셋트업시간(tS)의 최소값(tSmin)이 상기 행어드레스스트로브신호(
    Figure kpo00160
    )에 대한 열어드레스스트로브신호(
    Figure kpo00161
    )의 셋트업시간(tCSR)의 최소값(tCSRmin)과 동일하게 설정되어 있는 것을 특징으로 하는 동작모우드설정회로.
  4. 제1항에 있어서, 상기 행어드레스스트로브신호(
    Figure kpo00162
    )에 대한 열어드레스스트로브신호(
    Figure kpo00163
    )의 셋트업시간(tCSR)이 외부어드레스신호의 셋트업시간(tASR)의 최소값(tASRmin)보다도 크게 설정되어 있고, 동시에 상기 외부로부터 공급되는 모우드설정용 신호(
    Figure kpo00164
    )의 셋트업시간(tS)이 상기 외부어드레스신호의 셋트업시간(tASR)의 최소값(tASRmin)보다 크게 설정되어 있는 것을 특징으로 하는 동작모우드설정회로.
  5. 제1항에 있어서, 상기 외부로부터 공급되는 모우드설정용 신호가 기입이네이블신호(
    Figure kpo00165
    ) 및 출력이네이블신호(
    Figure kpo00166
    )중 적어도 어느 1신호를 포함하도록 된 것을 특징으로 하는 동작모우드설정회로.
  6. 제1항에 있어서, 상기 모우드설정용 신호를 레벨변환시키는 제1 및 제2버퍼수단(13, 14)이 입력된 신호를 CMOS논리레벨의 신호로 변환시키는 레벨변환회로(19)와, 이 레벨변환회로(19)의 출력신호에 기초해서 상보적인 신호를 생성시키기 위한 인버터(27)를 각각 포함하여 구성된 것을 특징으로 하는 동작모우드 설정회로.
  7. 제6항에 있어서, 상기 레벨변환회로(19)가 전류통로의 일단이 제1전위공급원(VDD)에 접속되고, 그 게이트가 제2전위공급원에 접속되는 제1도전형 제1MOS트랜지스터(20)와; 전류통로의 일단이 상기 제1도전형 제1MOS트랜지스터(20)의 전류통로의 다른단에 접속되고, 그 게이트에 모우드설정용 신호(
    Figure kpo00167
    )가 공급되는 제1도전형 제2MOS트랜지스터(21); 전류통로의 일단이 상기 제1도전형 제2MOS트랜지스터(21)의 전류통로의 다른 단에 접속되고, 그 게이트에 상기 모우드설정용 신호(
    Figure kpo00168
    )가 공급되는 제2도전형 제3MOS트랜지스터(22); 전류통로가 상기 제2도전형 제3MOS트랜지스터(22)의 다른단과 상기 제2전위공급원간에 접속되고, 그 게이트에 상기 모우드선택용 신호(
    Figure kpo00169
    )가 공급되는 제2도전형 제4MOS트랜지스터(23); 입력단이 상기 제2 및 제3MOS트랜지스터(21, 22)의 접속점에 접속되는 제1인버터(25); 전류통로의 일단이 상기 제2 및 제3MOS트랜지스터(21, 22)의 접속점에 접속되고, 전류통로의 다른단이 상기 제3 및 제4MOS트랜지스터(22, 23)이 접속점에 접속되며, 그 게이트가 상기 제1인버터(25)의 출력단에 접속되는 제2도전형 제5MOS트랜지스터(24) 및; 입력단이 상기 제1인버터(25)의 출력단에 접속되는 제2인버터(26)를 구비하여 구성된 것을 특징으로 하는 동작모우드설정회로.
  8. 제1항에 있어서, 상기 모우드선택수단(15)이 상기 모우드설정용 신호를 레벨변환시키는 제1 및 제2버퍼수단(13, 14)의 출력신호(CIN, WIN, OIN)가 공급되는 제1NAND게이트(28)와; 입력단에 랫치신호(LTC)가 공급되는 제1인버터(30); 한쪽의 입력단이 상기 제1NAND게이트(28)의 출력단에 접속되고, 다른쪽의 입력단이 상기 제1인버터(30)의 출력단에 접속되는 제2NAND게이트(29); 전류통로의 일단이 제1전위공급원(VDD)에 접속되고, 그 게이트가 상기 제2NAND게이트(29)의 출력단에 접속되는 제1도전형 제1MOS트랜지스터(31); 전류통로의 일단이 상기 제1도전형 제1MOS트랜지스터(31)의 전류통로의 다른단에 접속되고, 그 게이트가 상기 제2NAND게이트(29)의 출력단에 접속되는 제2도전형 제2MOS트랜지스터(32); 전류통로가 상기 제2도전형 제2MOS트랜지스터(32)의 전류통로의 다른단과 제2전위공급간에 접속되고, 그 게이트가 상기 제1인버터(30)의 출력단에 접속되는 제2도전형 제3MOS트랜지스터(34); 입력단이 상기 제1 및 제2MOS트랜지스터(31, 32)의 접속점에 접속되는 제2인버터(36); 전류통로의 일단이 상기 제2 및 제3MOS트랜지스터(32, 34)의 접속점에 접속되고, 다른단은 상기 제2전위공급원에 접속되며, 그 게이트가 상기 제2인버터(36)의 출력단에 접속되는 제2도전형 제4MOS트랜지스터(35) 및; 전류통로가 상기 제1전위공급원(VDD) 과 상기 제2인버터(36)의 입력단간에 집렬접속되고, 한쪽의 게이트가 상기 제2인버터(36)의 출력단에 접속되며, 다른쪽의 게이트가 상기 제1인버터(30)의 출력단에 접속되는 제1도전형 제5 및 제6MOS트랜지스터(37, 38)를 구비해서 상기 제2인버터(36)의 출력단으로부터 모우드선택신호(Ti)를 얻도록 되어 있는 것을 특징으로 하는 동작모우드설정회로.
  9. 제1항에 있어서, 상기 랫치수단이 어드레스버퍼회로(16)로 구성된 것을 특징으로 하는 동작모우드설정회로.
  10. 제9항에 있어서, 상기 어드레스버퍼회로(16)가 외부어드레스취입부와 어드레스절환부로 구성된 것을 특징으로 하는 동작모우드설정회로.
  11. 제10항에 있어서, 상기 외부어드레스취입부에 제1비트분회로가 전류통로의 일단이 제1전위공급원(VDD)에 접속되고, 그 게이트가 제2전위공급원에 접속되는 제1도전형 제1MOS트랜지스터(55)와; 전류통로의 일단이 상기 제1도전형 제1MOS트랜지스터(55)의 전류통로의 다른단에 접속되고, 그 게이트에 상기 제어신호발생수단(18)으로부터 출력되는 제1제어신호(ACP)의 공급되는 제2도전형 제6MOS트랜지스터(52); 전류통로의 일단에 기준전압(VREF)이 공급되고, 그 게이트에 상기 제어시호발생수단(18)로부터 출력되는 제2제어신호 (
    Figure kpo00170
    )가 공급되는 제2도전형 제7MOS트랜지스터(53); 전류통로가 상기 제2도전형 제2MOS트랜지스터(49); 전류통로의 일단에 외부어드레스신호가 공급되고, 그 게이트에 상기 제어신호발생수단(18)으로부터 출력되는 제2제어신호(
    Figure kpo00171
    )가 공급되는 제2도전형 제3MOS트랜지스터(50); 전류통로가 상기 제2도전형 제2MOS트랜지스터(49)의 전류통로의 다른단과 상기 제2전원공급원간에 접속되고, 그 게이트에 상기 제2도전형 제3MOS트랜지스터(50)의 전류통로의 다른단이 접속되는 제2도전형 제4MOS트랜지스터(51); 전류통로의 일단이 상기 제1전위공급원(VDD)에 접속되고, 그 게이트가 상기 제2전원공급원에 접속되는 제1도전형 제5MOS트랜지스터(56); 전류통로의 일단이 상기 제1도전형 제5MOS트랜지스터(56)의 전류통로의 다른단에 접속되고, 그 게이트에 상기 제어신호발생수단(18)으로부터 출력되는 제1 제어신호(ACP)의 공급되는 제2도전형 제6MOS트랜지스터(52)의 전류통로의 다른단과 상기 제2전위공급원간에 접속되고, 그 게이트에 상기 제2도전형 제7MOS트랜지스터(53)의 전류통로의 다른단이 접속되는 제2도전형 제8MOS트랜지스터(54) 및; 한쪽의 입력단이 상기 제1 및 제2MOS트랜지스터(55, 49)의 접속점에 접속되고, 다른쪽의 입력단이 상기 제5 및 제6MOS트랜지스터(56, 52)의 접속점에 접속되며, 상기 제어신호발생수단(18)으로부터 출력되는 제3제어신호(
    Figure kpo00172
    )에 의해 그 동작이 제어되는 차동증폭회로(57)를 구비해서, 상기 제1 및 제2MOS트랜지스터(55, 49)의 접속점으로부터는 제1어드레스신호(
    Figure kpo00173
    )를 출력하고, 상기 제5 및 제6MOS트랜지스터(56, 52)의 접속점으로부터는 상기 제1어드레스신호(
    Figure kpo00174
    )와는 역위상인 제2어드레스신호(
    Figure kpo00175
    )를 출력하도록 된 것을 특징으로 하는 동작 모우드설정회로.
  12. 제11항에 있어서, 상기 차동증폭회로(57)가 제1 및 제2인버터로 이루어지면서 제1인버터의 입력단과 제2인버터의 출력단이 접속되어 있고, 또 제1인버터의 출력단과 제2인버터의 입력단이 접속되어 있는 것을 특징으로 하는 동작모우드설정회로.
  13. 제10항에 있어서, 상기 어드레스절환부가 전류통로의 일단에는 각각 상기 외부어드레스취입부의 출력신호(A,
    Figure kpo00176
    )가 공급되고, 각각의 게이트에는 상기 제어신호발생수단(18)으로부터 출력되는 제4제어신호(NAC)가 공급되는 제1 및 제2MOS트랜지스터(58, 59)와; 전류통로의 일단에는 각각 상기 내부어드레스 신호가 공급되고, 각각의 게이트에는 상기 게이트신호발생수단(18)으로부터 출력되는 제5제어신호(REF)가 공급되는 제3 및 제4MOS트랜지스터(60, 61); 입력단에 상기 제1 및 제3MOS트랜지스터(58, 60)의 전류통로의 다른단이 각각 접속되는 제1랫치회로(62); 입력단에 상기 제2 및 제4MOS트랜지스터(59, 61)의 전류통로의 다른단이 각각 접속되는 제2랫치회로(63) 및; 이 제1 및 제2랫치회로(62, 63)의 출력단간에 접속되는 풀다운회로(64)를 구비해서, 상기 제1 및 제2랫치회로(62, 63)의 출력신호()가 상기 워드선선택수단(17)으로 공급되도록 된 것을 특징으로 하는 동작모우드설정회로.
  14. 제13항에 있어서, 상기 제1 및 제2랫치회로(62, 63)가 제1 및 제2인버터로 각각 이루어지면서, 제1인버터의 입력단과 제2인버터의 출력단이 접속되어 있고, 또 제1인버터의 출력단과 제2인버터의 입력단이 접속되어 있는 것을 특징으로 하는동작모우드설정회로.
  15. 제13항에 있어서, 상기 풀다운회로(64)가 전류통로가 상기 제1랫치회로(62)의 출력단과 접지점간에 접속되고, 그 게이트가 상기 제2랫치회로(63)의 출력단에 접속되는 제1MOS트랜지스터와; 전류통로가 상기 제2랫치회로(63)의 출력단과 접지점간에 접속되고, 그 게이트가 상기 제1랫치회로(62)의 출력단에 접속되는 제2MOS트랜지스터로 구성된 것을 특징으로 하는 동작 모우드설정회로.
  16. 제1항에 있어서, 상기 제어신호발생수단(18)이 입력단으로 상기 행어드레스스트로브신호(
    Figure kpo00177
    )의 하강과 동시에 발생되는 부(-)의 펄스신호가 공급되는 제1인버터(65)와; 입력단이 상기 제1인버터(65)의 출력단에 접속되는 제2인버터(66); 입력단이 상기 제1인버터(65)의 출력단에 접속되는 제3인버터(67); 입력단이 상기 제3인버터(67)의 출력단에 접속되는 제4인버터(68); 입력단이 상기 제4인버터(68)의 출력단에 접속되는 제5인버터(69); 입력단에 상기 부(-)의 펄스신호가 공급되는 제6인버터(70); 한쪽의 입력단에는 상기 제6인버터(70)의 출력단이 접속되고, 다른쪽의 입력단에는 오토리프레쉬신호(AR)가 공급되는 NAND게이트(71); 입력단이 상기 NAND게이트(71)의 출력단에 접속되는 제7인버터(72); 한쪽의 입력단에는 상기 부(-)의 펄스신호가 공급되고, 다른쪽의 입력단에는 오토리프레쉬신호(AR)가 공급되는 NOR게이트(73); 입력단이 상기 NOR게이트(73)의 출력단에 접속되는 제8인버터(74) 및; 입력단이 상기 제8인버터(74)의 출력단에 접속되는제9인버터(75)를 구비해서, 상기 제1인버터(65)의 출력단으로부터는 제1제어신호(ACP)를 출력하고, 상기 제2인버터(66)의 출력단으로부터는 제2제어신호(
    Figure kpo00178
    )를 출력하며, 상기 제5인버터(69)의 출력단으로부터는 제3제어신호(
    Figure kpo00179
    )를 출력하고, 상기 제9인버터(75)의 출력단으로부터 제4제어신호(NAC)를 출력하며, 상기 제7인버터(72)의 출력단으로부터는 제5제어신호(REF)를 출력하도록 된 것을 특징으로 하는 동작모우드설정회로.
  17. 제1항에 있어서, 상기 모우드선택수단(15)은 상기 행어드레스스트로브신호(
    Figure kpo00180
    )의 비활성상태기간과 이 행어드레스스트로브신호(
    Figure kpo00181
    )가 활성상태로 될 때부터 일정시간의 기간동안 데이터를 받아들이며, 상기 랫치수단이 상기 행어드레스스트로브신호(
    Figure kpo00182
    )가 활성화될 때 상기 어드레스신호의 한쪽을 받아들이면서 일정시간이 경과된 다음에는 상기 어드레스신호를 받아들이지 않도록 되어 있는 것을 특징으로 하는 동작모우드설정회로.
KR1019890001563A 1988-02-12 1989-02-11 동작모우드 설정회로 KR920008032B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP63030441A JPH01205788A (ja) 1988-02-12 1988-02-12 半導体集積回路
JP63-30441 1988-02-12

Publications (2)

Publication Number Publication Date
KR890013579A KR890013579A (ko) 1989-09-25
KR920008032B1 true KR920008032B1 (ko) 1992-09-21

Family

ID=12304018

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890001563A KR920008032B1 (ko) 1988-02-12 1989-02-11 동작모우드 설정회로

Country Status (5)

Country Link
US (1) US4984216A (ko)
EP (1) EP0328110B1 (ko)
JP (1) JPH01205788A (ko)
KR (1) KR920008032B1 (ko)
DE (1) DE68910994T2 (ko)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5036495A (en) * 1989-12-28 1991-07-30 International Business Machines Corp. Multiple mode-set for IC chip
AU644141B2 (en) * 1990-01-05 1993-12-02 Maspar Computer Corporation A method of controlling a router circuit
JP2744115B2 (ja) * 1990-05-21 1998-04-28 株式会社東芝 疑似スタティックｒａｍの制御回路
US5313623A (en) * 1990-07-03 1994-05-17 Digital Equipment Corporation Method and apparatus for performing diagnosis scanning of a memory unit regardless of the state of the system clock and without affecting the store data
US5255381A (en) * 1990-07-03 1993-10-19 Digital Equipment Corporation Mode switching for a memory system with diagnostic scan
US5299203A (en) * 1990-08-17 1994-03-29 Sgs-Thomson Microelectronics, Inc. Semiconductor memory with a flag for indicating test mode
EP0511397B1 (en) * 1990-11-16 1998-09-16 Fujitsu Limited Semiconductor memory having high-speed address decoder
JP2556208B2 (ja) * 1991-03-19 1996-11-20 富士通株式会社 レベル変換回路
DE4114744C1 (ko) * 1991-05-06 1992-05-27 Siemens Ag, 8000 Muenchen, De
US5262998A (en) * 1991-08-14 1993-11-16 Micron Technology, Inc. Dynamic random access memory with operational sleep mode
TW212243B (ko) * 1991-11-15 1993-09-01 Hitachi Seisakusyo Kk
US5379261A (en) * 1993-03-26 1995-01-03 United Memories, Inc. Method and circuit for improved timing and noise margin in a DRAM
US5457659A (en) * 1994-07-19 1995-10-10 Micron Technology, Inc. Programmable dynamic random access memory (DRAM)
KR0119886B1 (ko) * 1994-07-27 1997-10-17 김광호 반도체 메모리 장치의 모드설정회로 및 그 방법
KR100192568B1 (ko) * 1995-01-25 1999-06-15 윤종용 반도체 메모리장치의 어드레스 버퍼회로
US5657293A (en) * 1995-08-23 1997-08-12 Micron Technology, Inc. Integrated circuit memory with back end mode disable
KR100218734B1 (ko) * 1996-05-06 1999-09-01 김영환 싱크로노스 메모리의 내부펄스 신호발생 방법 및 그장치
JP3725270B2 (ja) * 1996-12-13 2005-12-07 富士通株式会社 半導体装置
JP4077295B2 (ja) * 2002-10-23 2008-04-16 株式会社東芝 同期型半導体記憶装置及びその動作方法
US7557604B2 (en) * 2005-05-03 2009-07-07 Oki Semiconductor Co., Ltd. Input circuit for mode setting
KR100880925B1 (ko) 2007-09-03 2009-02-04 주식회사 하이닉스반도체 반도체 집적 회로의 주기 신호 발생 장치
JP4412508B2 (ja) * 2007-10-04 2010-02-10 Ｎｅｃエレクトロニクス株式会社 半導体回路
US7859931B2 (en) 2007-12-14 2010-12-28 Hynix Semiconductor Inc. Refresh period signal generator with digital temperature information generation function
KR101053522B1 (ko) 2009-03-13 2011-08-03 주식회사 하이닉스반도체 반도체 메모리 장치의 리프레쉬 제어 회로

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60115094A (ja) * 1983-11-16 1985-06-21 Fujitsu Ltd ダイナミツクランダムアクセスメモリ装置
JPS6212991A (ja) * 1985-07-10 1987-01-21 Fujitsu Ltd 半導体記憶装置
JPH0736269B2 (ja) * 1985-08-30 1995-04-19 株式会社日立製作所 半導体記憶装置

Also Published As

Publication number Publication date
DE68910994D1 (de) 1994-01-13
US4984216A (en) 1991-01-08
DE68910994T2 (de) 1994-05-05
EP0328110A2 (en) 1989-08-16
KR890013579A (ko) 1989-09-25
JPH01205788A (ja) 1989-08-18
EP0328110A3 (en) 1991-10-09
EP0328110B1 (en) 1993-12-01

Similar Documents

Publication Publication Date Title
KR920008032B1 (ko) 동작모우드 설정회로
US6282128B1 (en) Integrated circuit memory devices having multiple data rate mode capability and methods of operating same
US4556961A (en) Semiconductor memory with delay means to reduce peak currents
US5058066A (en) Output buffer precharge circuit for DRAM
KR970008786B1 (ko) 반도체 집적회로
US6260128B1 (en) Semiconductor memory device which operates in synchronism with a clock signal
EP0671744A2 (en) Synchronous memory having parallel output data paths
US4661928A (en) Output buffer in which inductive noise is suppressed
US5295117A (en) Semiconductor memory device and method for controlling an output buffer utilizing an address transition detector
US6255862B1 (en) Latch type sense amplifier circuit
GB2341706A (en) Synchronous semiconductor memory device with a clock generating circuit
US4797573A (en) Output circuit with improved timing control circuit
US4970694A (en) Chip enable input circuit in semiconductor memory device
US5874853A (en) Semiconductor integrated circuit system
EP0062547A2 (en) Memory circuit
KR0155986B1 (ko) 반도체 기억장치
US4733377A (en) Asynchronous semiconductor memory device
US4583204A (en) Semiconductor memory device
US4682048A (en) Output circuit with improved timing control circuit
US6130558A (en) Data transfer circuit and method for a semiconductor memory
US4870620A (en) Dynamic random access memory device with internal refresh
US4485461A (en) Memory circuit
KR100263843B1 (ko) 반도체기억장치
US4451908A (en) Address Buffer
EP0170912A2 (en) Integrated circuit having a common input terminal

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070828

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee