KR920005366B1 - 아날로그/디지탈 변환기의 자체변환 오차 보정회로 및 방법 - Google Patents

아날로그/디지탈 변환기의 자체변환 오차 보정회로 및 방법 Download PDF

Info

Publication number
KR920005366B1
KR920005366B1 KR1019890018381A KR890018381A KR920005366B1 KR 920005366 B1 KR920005366 B1 KR 920005366B1 KR 1019890018381 A KR1019890018381 A KR 1019890018381A KR 890018381 A KR890018381 A KR 890018381A KR 920005366 B1 KR920005366 B1 KR 920005366B1
Authority
KR
South Korea
Prior art keywords
analog
signal
digital converter
conversion error
deviation
Prior art date
Application number
KR1019890018381A
Other languages
English (en)
Other versions
KR910013756A (ko
Inventor
이천성
Original Assignee
삼성전자 주식회사
강진구
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 강진구 filed Critical 삼성전자 주식회사
Priority to KR1019890018381A priority Critical patent/KR920005366B1/ko
Publication of KR910013756A publication Critical patent/KR910013756A/ko
Application granted granted Critical
Publication of KR920005366B1 publication Critical patent/KR920005366B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes

Landscapes

  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

내용 없음.

Description

아날로그/디지탈 변환기의 자체변환 오차 보정회로 및 방법
제1도는 종래의 회로도.
제2도는 본 발명의 회로도.
제3도는 본 발명의 흐름도.
* 도면의 주요부분에 대한 부호의 설명
10 : 스위치 20 : 제어부
30 : A/D 변환기 40 : 편차보존 레지스터
50 : 보정부
본 발명은 아날로그/디지탈 변환기의 자체 오차를 보정할 수 있는 회로 및 장치에 관한 것이다.
아날로그/디지탈 변환기(Analog to Digital Converter : 이하 A/D 변환기라 칭함)는 입력되는 아날로그 신호를 일정시간 간격으로 샘플링한 후 레벨급수에 따른 양자화를 행하여 디지탈 신호로 변환하는 기능을 수행한다.
또한 점차적으로 A/D 변환기의 사용이 증대되고 있는 추세이다.
그러나 상기와 같은 A/D 변환기는 자체 오차를 갖고 있어 변환비율에 따른 변환값과 실제 변환된 결과치 사이에는 항상 변환 오차가 발생된다.
상기와 같은 변환 오차를 제거하기 위하여 종래에는 제1도와 같이 A/D 변환기(2)에 가변저항(3)을 부착하고, 입력 아날로그 신호에 대한 A/D 변환기(2)의 기준 전위를 가변저항(3)을 이용하여 조절한 후, 기준 전위와 변환 결과치를 비교하여 변환 오차를 줄이는 방식을 사용하여 왔다. 그러나 상기와 같은 방식은 가변저항(3)을 이용하여 수동적인 방법으로 A/D 변환기(2)의 기준 전위를 조정하므로, 정확한 편차의 보정이 어려웠으며, 주변 환경의 변화에 따라 편차가 다시 발생되었던 문제점이 있었다.
따라서 본 발명의 목적은 A/D 변환기의 자체 변환 오차를 입력신호에 관계없이 자동적으로 보정할 수 있는 회로 및 방법을 제공함에 있다.
이하 본 발명을 도면을 참조하여 상세히 설명한다.
제2도는 본 발명의 구성도로서, 전 시스템의 동작을 제어하며, 시스템 전원 온 또는 동작모드 변환시 제1제어신호 및 제2제어신호를 발생하는 제어부(20)와, 입력 아날로그 신호를 디지탈 변환하며, 제1제어신호 발생시 자체변환 오차 신호를 A/D 변환기(30)와, 아날로그 입력단자와 상기 A/D 변환기(30) 사이에 접속되며, 상기 제1제어신호 발생시 접지단으로 스위칭되어 상기 A/D 변환기(30)로 인가되는 아날로그 신호의 통로를 차단하는 스위치(10)와, 상기 A/D 변환기(30)에서 발생하는 변환 오차를 상기 제2제어신호에 의해 보존하는 편차보존 레지스터(40)와, 상기 A/D 변환기(30) 출력에서 편차보존 레지스터(40)의 출력을 감산하여 변환 오차를 보정 출력하는 보정수(50)로 구성된다.
제3도는 본 발명의 흐름도로서, 시스템 전원 "온" 또는 동작모드 변경인가 검사하는 제1과정과, 상기 제1과정에서 모드 변경이 없을시 스위치(10)는 신호 입력 단자측으로 연결시켜 디지탈 변환 오차를 보정하는 제2과정과, 상기 제1과정에서 모드변경 또는 전원 "온"시 제1제어신호를 발생하여 스위치(20)를 접지단으로 접속시킨 후, 제2제어신호를 발생하여 A/D 변환기(20)의 변환 오차를 편차보존 레지스터(30)에 로드하는 제3과정과, 상기 제3과정에서 변환 오차 로드완료시 상기 스위치(10)를 신호 입력단자측으로 접속시킨 후 종료하는 제4과정으로 이루어진다.
상술한 구성에 의거 본 발명을 제2,3도를 참조하여 상세히 설명한다.
A/D 변환기(30)의 변환 오차를 제거하기 위하여 최초 전원 온(power on) 또는 동작모드 변경시 제어부(20)는 제1제어신호를 발생하여 스위치(10)를 접지단으로 접속시킨다. 그러면 A/D 변환기(30)는 이 상태에서 A/D 변환 데이타를 출력하게 되는데, 이때 제어부(20)는 상기 A/D 변환값과 목표변환값(접지상태에 출력되어야 할 값)과의 편차를 변환 오차를 하여 보관하기 위하여, 제2제어신호를 발생하여 상기 변환 오차값을 편차보존 레지스터(30)에 저장한다. 이후 제어부(20)는 다시 스위치(10)를 제어하여 신호입력 단자로 접속시킨다.
따라서 아날로그 신호는 스위치(80)를 통해 A/D 변환기(30)로 인가되며, A/D 변환기(30)는 입력 아날로그 신호를 디지탈 신호로 변환시켜 편차보정부(50)로 출력한다. 이때 편차보정부(50)에서는 상기 A/D 변환기(30)의 출력에서 상기 편차보존 레지스터(40)의 변환 오차를 감산함으로서, 변환 오차의 보정을 수행한다.
이때 상기 편차보존 레지스터(40)는 상기 A/D 변환기(30)의 변환 비트수와 동일한 비트수를 갖으며, 편차보정부(50)는 상기 A/D 변환기(30)의 출력에서 편차보존 레지스터(40)의 출력을 1:1로 각각 감산 출력할 수 있는 비트 감산기이다.
따라서 상기와 같은 방식으로 변환 오차를 보정하게 되면, 주위환경에 관계없이 자동적으로 정확하게 A/D 변환시의 자체 변환 오차를 보정할 수 있게 된다.
상기와 같이 동작하는 본 발명의 흐름을 살펴보면, 먼저 (A)단계에서 제어부(20)는 시스템 전원 "온" 또는 동작모드의 변경이 있었는가를 분석한다.
상기 동작 모드 변경에는 스톱모드에서 기록모드 또는 재생모드등으로 변환되는 것을 의미한다.
따라서 상기 (A)단계에서 제어부(20)의 동작모드 변경 또는 최초 전원 "온"상태를 인지하면, (B)단계에서 제어부(20)는 제1제어신호를 발생하여 스위치(10)는 접지단으로 접속시킨다.
그러면 A/D 변환기(30)는 입력 아날로그 신호가 없는 상태에서 상술한 바와 같이 자체 변환 오차신호를 발생한다.
이때 제어부(20)는 제2제어신호를 발생하며 A/D 변환기(30)에서 발생하는 변환 오차를 편차보존 레지스터(40)로 로드시킨다.
이후 (D)단계에서는 편차보존 레지스터(40)에 로드한 변환 오차값이 유효하도록 일정시간을 지연한 후 제2제어신호를 제어한다. 이후 상기 (D)단계에서 로드 완료를 인지하면, (E)단계에서 제어부(20)는 스위치(10)를 신호 입력단으로 접속시켜 아날로그 신호의 통로를 형성하고 종료한다. 그러면 A/D 변환기(30)는 입력 아날로그 신호를 디지탈 신호로 변환하여 편차보정부(60)로 인가하며, 편차보정부(50)는 연속 입력되는 디지탈 변환신호에서 상기 편차보존 레지스터(40)의 변환 오차신호를 감산하여 출력한다.
상술한 바와 같이 시스템 전원 "온" 또는 동작모드 변경시마다 A/D 변환기의 자체 변환 오차를 디지탈적으로 자동 보정함으로서, 주위 환경에 무관하게 항상 자체변환 오차를 정확하게 보정할 수 있는 이점이 있다.

Claims (2)

  1. 입력 아날로그 신호를 디지탈 변환하며, 제1제어신호 발생시 자체변환 오차신호를 발생하는 전 시스템의 동작을 제어하며, 시스템 전원 온 또는 동작모드 변환시 제1제어신호 및 제2제어신호를 발생하는 제어부(20)와, 아날로그/디지탈 변환기(30)의 자체 변환신호 보정회로에 있어서, 아날로그 입력단자와 상기 아날로그/디지탈 변환기(30) 사이에 접속되며, 상기 아날로그/디지탈 변환기(30)로 인가되는 아날로그 신호의 통로를 차단하는 스위치(10)와, 상기 아날로그/디지탈 변환기(30)에서 발생하는 변환 오차를 상기 제2제어신호에 의해 보존하는 편차보존 레지스터(40)와, 상기 아날로그/디지탈 변환기(30)에서 출력편차보존 레지스터 (40)의 출력을 감산하여 변환 오차를 보정 출력하는 보정부(50)로 구성됨을 특징으로 하는 아날로그/디지탈 변환기의 자체 변환 오차 보정회로.
  2. 입력 아날로그 신호를 디지탈 신호로 변환하는 아날로그 디지탈 변환기(30)와, 제1 및 제2제어신호를 발생한는 제어부(20)와, 상기 아날로그 신호 입력단과 아날로그 디지탈 변환기(30)의 통로를 연결하며, 제1제어신호 발생시 접지단에 접속하는 스위치(10)와, 상기 제2제어신호에 의해 상기 아날로그/디지탈 변환기(30)의 출력을 로드하는 편차보존 레지스터(40)와, 상기 디지탈 변환 신호에서 상기 편차보존 레지스터(40)의 출력을 변환하여 편차를 보정하는 편차보정부(50)를 구비하여 아날로그/디지탈 변환 오차 보정방법에 있어서, 시스템 전원 "온" 또는 동작모드 변경인가 검사하는 제1과정과, 상기 제1과정에서 모드 변경이 없을시 스위치(10)는 신호입력단자측으로 연결시켜 디지탈 변환 오차를 보정하는 제2과정과, 상기 제1과정에서 모드변경 또는 전원 "온"시 제1제어신호를 발생하여 스위치(20)를 접지단으로 접속시킨 후, 제2제어신호를 발생하여 아날로그/디지탈 변환기(20)의 변환 오차를 편차보존 레지스터(30)에 로드하는 제3과정과, 상기 제3과정에서 변환 오차 로드완료시 상기 스위치(10)를 신호입력단자출력으로 접속시킨 후 종료하는 제4과정으로 이루어짐을 특징으로 하는 아날로그/디지탈 변환기의 변환 오차 보정방법.
KR1019890018381A 1989-12-12 1989-12-12 아날로그/디지탈 변환기의 자체변환 오차 보정회로 및 방법 KR920005366B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019890018381A KR920005366B1 (ko) 1989-12-12 1989-12-12 아날로그/디지탈 변환기의 자체변환 오차 보정회로 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019890018381A KR920005366B1 (ko) 1989-12-12 1989-12-12 아날로그/디지탈 변환기의 자체변환 오차 보정회로 및 방법

Publications (2)

Publication Number Publication Date
KR910013756A KR910013756A (ko) 1991-08-08
KR920005366B1 true KR920005366B1 (ko) 1992-07-02

Family

ID=19292795

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890018381A KR920005366B1 (ko) 1989-12-12 1989-12-12 아날로그/디지탈 변환기의 자체변환 오차 보정회로 및 방법

Country Status (1)

Country Link
KR (1) KR920005366B1 (ko)

Also Published As

Publication number Publication date
KR910013756A (ko) 1991-08-08

Similar Documents

Publication Publication Date Title
US6081215A (en) High speed interlaced analog interface
JPS5753145A (en) Calibrator for analogue-digital converter
US7466762B2 (en) Distortion compensating apparatus
JPH0454408B2 (ko)
US4280196A (en) Correction of zero drift, gain drift, and distortion errors in analog storage devices
US4967197A (en) Error correction system for digital to analog converters
US20040183635A1 (en) Apparatus, methods and articles of manufacture for digital modification in electromagnetic signal processing
KR920005366B1 (ko) 아날로그/디지탈 변환기의 자체변환 오차 보정회로 및 방법
US4908526A (en) Pulse generator output voltage calibration circuit
JP2002111495A (ja) ディジタル・アナログ変換回路
JP3706187B2 (ja) ビデオ無線周波又は中間周波信号のa/d変換用回路
KR920015749A (ko) 타임 시프트-투-스텝 아날로그-디지틀 변환기 및 그 장치와 방법
US6069577A (en) A/D conversion device provided with a gain calibration arrangement
KR970071525A (ko) 디지탈 포커스 제어 장치 및 방법
US4535299A (en) Compound floating point amplifier
JPH04323568A (ja) アナログ計測回路
JP5040924B2 (ja) 歪補償装置
KR100211057B1 (ko) 위성중계기용 온도보상회로
JP2005214849A (ja) 自動利得制御回路
JPH07147518A (ja) 線形増幅装置
KR19990016226A (ko) 아날로그/디지털 변환기를 포함한 다단구조의 프로그래머블이득 제어 증폭장치 및 그에 따른 이득 오차 보정방법
JPH02308643A (ja) ディジタル変調器
JPH01218201A (ja) 任意波形発生装置
JPH04236509A (ja) 送信機の自動出力制御回路
JPH10253795A (ja) 核計装装置の出力調整回路

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19970829

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee